衡阳派盒市场营销有限公司

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Trion DSP 原語使用問題 - 1

XL FPGA技術(shù)交流 ? 2024-05-20 16:35 ? 次閱讀

94602ade-01d3-11ef-b759-92fbcf53809c.png

在使用Trion乘法器可能會遇到以下問題:

(1)[EFX-0652 ERROR] 'EFX_MULT' instance 'mult' port 'CEA' is not permanently disabled in the Register Bypass mode.

說明:如果輸寄存器A_REG沒有使能,CEA接口要設(shè)置為0

(2)[EFX-0652 ERROR] 'EFX_MULT' instance 'mult' port 'RSTA' is not permanently disabled in the Register Bypass mode.

說明:如果輸入寄存器A_REG沒有使能,RSTA接口要設(shè)置為0

(3)[EFX-0652 ERROR] 'EFX_MULT' instance 'mult' port 'CLK' is not permanently disabled in the Register Bypass mode.

說明:如果輸入和輸出寄存都沒有使用的話,時鐘要設(shè)置為0。

所以這里提供下面的寫法供參考。

EFX_MULT # (.WIDTH(18),.A_REG(AREG),.B_REG(BREG),.O_REG(OREG),.CLK_POLARITY(1'b1), // 0 falling edge, 1 rising edge.CEA_POLARITY(1'b1), // 0 falling edge, 1 rising edge.RSTA_POLARITY(1'b0), // 0 falling edge, 1 rising edge.RSTA_SYNC(1'b0), // 0 aynchronous, 1 synchronous.RSTA_VALUE(1'b0), // 0 reset, 1 set.CEB_POLARITY(1'b1), // 0 falling edge, 1 rising edge.RSTB_POLARITY(1'b0), // 0 falling edge, 1 rising edge.RSTB_SYNC(1'b0), // 0 aynchronous, 1 synchronous.RSTB_VALUE(1'b0), // 0 reset, 1 set.CEO_POLARITY(1'b1), // 0 falling edge, 1 rising edge.RSTO_POLARITY(1'b0), // 0 falling edge, 1 rising edge.RSTO_SYNC(1'b0), // 0 aynchronous, 1 synchronous.RSTO_VALUE(1'b0) // 0 reset, 1 set) mult (.CLK((AREG || BREG || OREG) ? clk : 0),.CEA(AREG),.RSTA(AREG ? rst : 1),.CEB(BREG),.RSTB(BREG ? rst : 1),.CEO(OREG),.RSTO(OREG ? rst : 1),.A(A_in),.B(B_in),.O(O_out));


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • dsp
    dsp
    +關(guān)注

    關(guān)注

    554

    文章

    8059

    瀏覽量

    350402
  • 原語使用
    +關(guān)注

    關(guān)注

    0

    文章

    2

    瀏覽量

    1229
收藏 人收藏

    評論

    相關(guān)推薦

    選擇DSP處理器ADSP-2101與DSP16A的注意事項

    電子發(fā)燒友網(wǎng)站提供《選擇DSP處理器ADSP-2101與DSP16A的注意事項.pdf》資料免費下載
    發(fā)表于 01-14 15:28 ?0次下載
    選擇<b class='flag-5'>DSP</b>處理器ADSP-2101與<b class='flag-5'>DSP</b>16A的注意事項

    TMS320C54x DSP CPU和外設(shè)參考集,第1

    電子發(fā)燒友網(wǎng)站提供《TMS320C54x DSP CPU和外設(shè)參考集,第1卷.pdf》資料免費下載
    發(fā)表于 12-30 16:52 ?0次下載
    TMS320C54x <b class='flag-5'>DSP</b> CPU和外設(shè)參考集,第<b class='flag-5'>1</b>卷

    使用 AMD Versal AI 引擎釋放 DSP 計算的潛力

    更低的功耗獲得高性能 DSP^1^以及更少的可編程邏輯資源。^2^ “Versal AI 引擎可以在降低功耗預(yù)算的情況下提高 DSP 計算密度,”
    的頭像 發(fā)表于 11-29 14:07 ?652次閱讀

    使用AMD Versal AI引擎加速高性能DSP應(yīng)用

    AMD Versal AI 引擎使您能夠擴展數(shù)字信號處理( DSP )算力與面向未來的設(shè)計,從而適應(yīng)當(dāng)前和下一代計算密集型 DSP 應(yīng)用。借助 Versal AI 引擎,客戶能以更低的功耗1和更少的可編程邏輯資源2獲得高性能
    的頭像 發(fā)表于 11-20 16:35 ?412次閱讀

    DSP平臺與RTB的關(guān)系

    隨著數(shù)字廣告行業(yè)的迅猛發(fā)展,程序化購買(Programmatic Buying)已經(jīng)成為廣告主和媒體公司的重要工具。在這一領(lǐng)域中,需求方平臺(Demand-Side Platform,簡稱DSP
    的頭像 發(fā)表于 11-04 14:26 ?375次閱讀

    DSP功放HOSt和acc區(qū)別

    DSP功放(DSP power amplifier)是指采用DSP(Digital Signal Processing,數(shù)字信號處理)芯片,通過數(shù)字信號處理算法優(yōu)化和管理音頻參數(shù)的功放。 一
    的頭像 發(fā)表于 10-22 17:06 ?2054次閱讀

    DSP控制器的主要優(yōu)勢是什么?

    DSP控制器的主要優(yōu)勢: 高速處理能力 : DSP(數(shù)字信號處理器)專為快速數(shù)學(xué)運算設(shè)計,如乘法和加法,這對于信號處理至關(guān)重要。 它們通常具有流水線結(jié)構(gòu),可以同時執(zhí)行多個操作。 并行處理能力
    的頭像 發(fā)表于 09-24 16:21 ?628次閱讀

    雙核dsp和單核dsp的區(qū)別

    雙核DSP(Digital Signal Processor,數(shù)字信號處理器)與單核DSP在多個方面存在顯著差異,這些差異主要體現(xiàn)在處理能力、任務(wù)分配、資源利用以及適用場景等方面。 一、處理能力 雙
    的頭像 發(fā)表于 09-24 16:14 ?1042次閱讀

    DSP音效處理芯片有什么作用

    算法的微處理器。在音頻領(lǐng)域,DSP芯片可以執(zhí)行各種復(fù)雜的數(shù)學(xué)運算,以改善音質(zhì)、增強音效、實現(xiàn)聲音的3D定位等功能。 1. DSP芯片的基本概念 DSP芯片是一種專門為數(shù)字信號處理設(shè)計的
    的頭像 發(fā)表于 09-24 16:11 ?1063次閱讀

    DSP是什么意思

    DSP,即數(shù)字信號處理(Digital Signal Processing)的縮寫,是一門面向電子信息學(xué)科的專業(yè)基礎(chǔ)課,也是一種具有特殊結(jié)構(gòu)的微處理器,專門用于處理數(shù)字信號。DSP技術(shù)以數(shù)字
    的頭像 發(fā)表于 08-22 11:11 ?6573次閱讀

    Efinity編譯生成文件使用指導(dǎo)

    1)查看綜合后的原語 在outflow .map是網(wǎng)表對FPGA資源的映射。比如gbuf,dspt等原語的是怎樣適配的,可以從這里找到。下面是一個乘加在原語上的映射情況。 ? mod
    的頭像 發(fā)表于 08-13 11:51 ?1360次閱讀
    Efinity編譯生成文件使用指導(dǎo)

    國產(chǎn)集成DSP內(nèi)核無線音頻傳輸?shù)臒o線接收芯片U1R32D

    國產(chǎn)集成DSP內(nèi)核無線音頻傳輸?shù)臒o線接收芯片 - U1R32D,是一款用于無線音頻傳輸?shù)慕邮招酒?,配合無線發(fā)射芯片完成高品質(zhì)無線音頻傳輸。
    的頭像 發(fā)表于 07-03 09:41 ?747次閱讀
    國產(chǎn)集成<b class='flag-5'>DSP</b>內(nèi)核無線音頻傳輸?shù)臒o線接收芯片U<b class='flag-5'>1</b>R32D

    加法進位鏈的手動約束

    在激光雷達(dá)中,使用FPGA實現(xiàn)TDC時需要手動約束進位鏈的位置。這里簡單記錄下。 在outflow下會生成一個.qplace文件?。用于指示布線的各個原語資源的分布位置 。 它的內(nèi)容主是 是原語
    的頭像 發(fā)表于 05-20 11:38 ?1370次閱讀
    加法進位鏈的手動約束

    xilinx中的carry4原語在高云FPGA中用什么原語替代?

    xilinx中的carry4原語在高云FPGA中用什么原語替代
    發(fā)表于 05-09 16:13

    Versal FPGA中的浮點計算單元DSPFP32介紹

    Versal FPGA中最新的DSP原語DSP58,它在最新的DSP48版本上已經(jīng)有了許多改進,主要是從27x18有符號乘法器和48位后加法器增加到了27x24和58位。
    的頭像 發(fā)表于 02-22 09:22 ?1511次閱讀
    Versal FPGA中的浮點計算單元DSPFP32介紹
    大发888娱乐场电话| 大发888破解| 澳门赌场娱乐城| 百家乐官网真人赌场娱乐网规则| 蓝盾百家乐娱乐场开户注册| 百家乐改单| 百家乐官网过滤工具| 威尼斯人娱乐的微博| 爱赢百家乐官网开户送现金| 澳门百家乐登陆网址| 尊龙线上娱乐| 足球百家乐官网投注网出租| 全讯网22335555| 百家乐官网游戏开发软件| 百家乐出千手法| 建德市| 大发888挖掘| 百家乐赢钱好公式| 百家乐官网游戏图片| 百家乐官网怎么下注能赢| 新利网上娱乐| 威尼斯人娱乐网送38元彩金| 百家乐导航网| 杨公24山择日| 不夜城百家乐官网的玩法技巧和规则 | 百家乐透明出千牌靴| 百家乐官网游戏机出千| 可信百家乐的玩法技巧和规则| 百家乐官网庄闲的冷热| 伯爵百家乐娱乐场| 百家乐官网冯氏坐庄法| 娱乐百家乐的玩法技巧和规则 | 百家乐官网平注法到6| 博彩通评价| 大亨百家乐游戏| 鄱阳县| 路虎百家乐的玩法技巧和规则| 百家乐庄牌闲牌| 百家乐官网强弱走势| 大发888城亚洲游戏| 澳门百家乐官网官方网站|