經(jīng)過上次高速先生的描述,相信大家已經(jīng)掌握了串聯(lián)端接的秘訣了,簡單來說,那就是第一步:先看看芯片的驅(qū)動內(nèi)阻,第二步:再用加起來50歐姆匹配的方法來選擇適合的串阻值,第三步:把這個串阻值放在鏈路適合的位置!如果之前沒關注高速先生的話,那就再看看《為什么串阻阻值通常是22到33歐姆,看完后不信你不懂!》這篇文章吧!這三步打出去之后,信號的質(zhì)量即使不是完美肯定也是非常能打了!對了,好像上一篇文章沒有具體的說到第三步哦!那到底什么位置才是最適合的位置呢?
當然,這個問題其實不難,串聯(lián)端接的全名叫源端串聯(lián)端接,那正常肯定就是放在源端了。也就是在發(fā)送端一出來的位置就立馬把這個合適的串阻加上,基本上就是最佳的方案了。當然具體PCB設計一般都是BGA作為發(fā)送芯片,這樣的話,在BGA扇出后比較近的地方加串阻也是ok的,反正原則就是越靠近源端越好了。
掌握了這個技巧后,基本上80%以上的設計你都可以信手拈來了。但是總有一些信號類型會讓你意外,例如那么一種場景,速率同樣是幾百兆以下的不算很高速的信號,但是不是單向傳輸,而是雙向收發(fā)的信號。簡單來說就是,你發(fā)了我收,我還會發(fā)給你收的那種哈!
![302-02.png](https://file1.elecfans.com//web2/M00/FC/54/wKgaomaQ_2yAOippAACbIs_1lSE845.png)
下面高速先生以一個具體的項目給大家展示下哈!收發(fā)芯片的走線大概6000mil,也就是6inch的長度,然后是雙向收發(fā)的情況,如下所示:
![302-2-1.png](https://file1.elecfans.com//web2/M00/FB/68/wKgZomaQ_2yAI3XEAAGDM98qzFI428.png)
我們會首先選擇一個合適的串阻值進行端接,當然不是每個模型都要自己去算芯片的內(nèi)阻,有的模型會直接告訴你,例如這個項目用的這個模型!在這種特定的驅(qū)動下,它的內(nèi)阻是37歐姆!那我們就能夠算出我們需要端接的串阻是大概用15歐姆,就能夠和50歐姆的傳輸線去匹配了!
![302-03.png](https://file1.elecfans.com//web2/M00/FB/68/wKgZomaQ_2yAZZEoAACsHZow3lM907.png)
正常情況下如果是單向的信號,我們就可以很輕松的把串阻加在源端,就像下面這樣。
![302-05.png](https://file1.elecfans.com//web2/M00/FC/54/wKgaomaQ_2yANi0QAAGhS4IuV30965.png)
這個時候的確波形質(zhì)量杠杠的!
![302-06.png](https://file1.elecfans.com//web2/M00/FB/68/wKgZomaQ_3CAd5UvAAGdO9DfOaQ331.png)
但是對于雙向信號來說,一個方向的信號質(zhì)量有多瀟灑,另外一個方向的信號就會有多拉胯!原因也很簡單,你們鏈路反過來看,那就是另外一邊的情景了。
![302-07.png](https://file1.elecfans.com//web2/M00/FC/54/wKgaomaQ_3CAHeMcAAG9GDm4e3E941.png)
這個時候就相當于把串聯(lián)端接放到了末端,基本上放不放,也沒什么區(qū)別了!
![302-08.png](https://file1.elecfans.com//web2/M00/FB/68/wKgZomaQ_3GAUILyAAIa3sEARRY683.png)
那面對這種雙向收發(fā)的信號,該把串阻放在哪里好呢?感覺討好了一邊,就一定會冷落那一邊!話都說到這個份上了,其實對于這種雙向收發(fā)信號而言,常用的解決方案也已經(jīng)呼之欲出了!那就是兩邊都爭取討好一下!
![302-09.png](https://file1.elecfans.com//web2/M00/FC/54/wKgaomaQ_3GAN7caAAD-dyvqTJg125.png)
例如把總長度6inch中間分開,一邊3inch,然后把串阻加到中間去,這樣就兩邊都能兼顧了。
![302-10.png](https://file1.elecfans.com//web2/M00/FB/68/wKgZomaQ_3GAX9_0AAGkKDgMnr8297.png)
嗯,其實這個方法挺具有人生哲理的,從結果上看也是這樣,原來是一邊信號質(zhì)量賊好,一邊信號質(zhì)量賊差。新方法這樣一弄的話,就好的變差,差的又會變好!如果收發(fā)模型一樣的情況下,那么無論從哪邊看,接收端的信號質(zhì)量都會介于上面好和差的之間。
![302-11.png](https://file1.elecfans.com//web2/M00/FC/54/wKgaomaQ_3GAaT59AAINvTKqk1o189.png)
把三種case擺在一起就是下面這樣了。效果就是兩邊的信號都相對適中,不會有其中一個接收端的信號出現(xiàn)更大的過沖,維持了兩個方向信號質(zhì)量的平衡!
![302-12.png](https://file1.elecfans.com//web2/M00/FB/68/wKgZomaQ_3KASPn8AAID4I0_nWI350.png)
當然再思考下這個人生的哲理,你還能想到其他偏門的方法!大家想想,放一個電阻要考慮源端或者末端兩個極端的位置,取個平衡就是放在中間。同樣如果完全不怕信號質(zhì)量的情況下,我們是壓根就不放串阻的,那么相比于壓根不放串阻的極端是什么呢?那一定就是……
的確,如果接收端都是高阻狀態(tài)的話,這個方案其實很棒,相當于兩個方向都是串阻的完美端接了,對于接收端來說,本身就是高阻,再多個15歐姆的串阻也是一樣的!
![302-14.png](https://file1.elecfans.com//web2/M00/FC/54/wKgaomaQ_3KAeSr1AAGtqsgEPxM136.png)
這個方案的信號質(zhì)量基本就和任意一端加源端串阻的效果是一樣的好!
![302-15.png](https://file1.elecfans.com//web2/M00/FB/68/wKgZomaQ_3OAFW29AAF6ZlcJeaU612.png)
當然不要問我這種這么好的方案為什么很少在具體設計中出現(xiàn),我相信原因你們應該都懂!
時間關系,本期的文章就先分析到這里了,關于串聯(lián)端接技術其實在遇到不同的case會有不同的技術延伸點。下次遇到更有趣的場景,高速先生再給大家娓娓道來了哈!
審核編輯 黃宇
-
串聯(lián)
+關注
關注
6文章
424瀏覽量
37706 -
芯片
+關注
關注
456文章
51170瀏覽量
427212 -
BGA
+關注
關注
5文章
549瀏覽量
47045 -
端接
+關注
關注
0文章
31瀏覽量
8320
發(fā)布評論請先 登錄
相關推薦
傳輸線在阻抗匹配時串聯(lián)端接電阻為什么要靠近發(fā)送端
![傳輸線在阻抗匹配時<b class='flag-5'>串聯(lián)端接</b>電阻為什么要靠近發(fā)送端](https://file1.elecfans.com/web2/M00/AE/95/wKgZomVJo2SAY0MTAAB_BUsp2a4073.png)
ADS1281的SINC濾波器GROUP DELAY延時是多少?應該在哪看了?
ADS1281 PCM編碼規(guī)范應該在哪里找?
板子內(nèi)部的6個外部中斷允許位通過CODE GENERATOR設置好后,請問中斷應該在哪里寫函數(shù)體呢?
如何選擇端接方式
PCB設計的幾類端接方法的差別
PCB設計仿真之探討源端串聯(lián)端接
stm32f103在RT-thread studio中中斷函數(shù)重寫應該在哪個地方重寫?
您應該在VR Media Player中尋找什么?
PCB設計仿真之探討源端串聯(lián)端接
![PCB設計仿真之探討源端<b class='flag-5'>串聯(lián)端接</b>](https://file.elecfans.com//web2/M00/7D/7F/pYYBAGN8aH6AH6FCAACQb3oylp4286.png)
評論