移動電子設備通常都是內(nèi)嵌電池供電，設備的使用/待機時間時刻影響著用戶體驗。而低功耗的芯片設計，能夠極大的降低電子設備的系統(tǒng)功耗，是提升設備續(xù)航能力的關鍵。

芯海科技CSCE2010是一款專為主流消費級筆記本市場打造的32位高性能EC芯片，具有高擴展性、低功耗和開發(fā)便捷性的產(chǎn)品特點，已通過英特爾PCL（平臺器件列表）認證，以其出色的低功耗IO設計，為筆記本電腦帶來更長的續(xù)航時間。

01

MCU 低功耗設計

芯片的實質(zhì)是由邏輯門構成的復雜電路網(wǎng)絡。探討芯片功耗時，我們通常將芯片功耗區(qū)分為兩種主要類型：靜態(tài)功耗和動態(tài)功耗。

靜態(tài)功耗，主要由 COMS 電路中器件的漏電流所引起。采用先進的生產(chǎn)工藝技術，能夠有效降低靜態(tài)功耗。

動態(tài)功耗，則與芯片器件在工作時的電能消耗密切相關。例如當電路中的信號發(fā)生翻轉，就會產(chǎn)生短路功耗。同時，驅(qū)動元件對負載電容進行充放電時也會產(chǎn)生功耗。這種功耗隨著芯片工作狀態(tài)而變化，因此優(yōu)化動態(tài)功耗需要從電路了設計、工作頻率、電壓等方面綜合考慮。

功耗構成：靜態(tài)功耗與動態(tài)功耗

為了降低上述兩種功耗，需運用優(yōu)化時鐘管理、電源管理、設計多種低功耗工作模式，以及通過軟件優(yōu)化來減少不必要的計算和中斷，從而達到降低整體功耗的目的。

1. 時鐘管理

●多時鐘域，將不同功能模塊設置在不同頻率的時鐘域

●時鐘調(diào)節(jié)，根據(jù)工作負載動態(tài)調(diào)整時鐘頻率

●時鐘門控，在空閑時關閉不需要工作模塊的的時鐘

2. 電源管理

●多電源域設計，獨立控制不同模塊的電源

●動態(tài)電壓頻率縮放(DVFS)，根據(jù)負載動態(tài)調(diào)整電壓和頻率

●降低內(nèi)核工作電壓、IO輸出電壓

3. 低功耗模式

●空閑模式，在CPU空閑時進入低功耗狀態(tài)

●睡眠模式，在系統(tǒng)大部分單元不工作時切換到極低功耗狀態(tài)

●掉電模式，保留最少的電路在運行,實現(xiàn)超低功耗

4. 軟件優(yōu)化

●避免冗長/無效的計算

●合理使用中斷,避免不必要的中斷

●采用低功耗編碼算法

根據(jù)基礎的物理原理，電路的功率與流經(jīng)電路的電壓和電流的乘積成正比。然而，芯片的動態(tài)功耗受多個因素影響，不僅僅局限于電壓和電流，其動態(tài)功耗的計算公式可簡化如下：P=C*f*N*V2。

其中：

● C：代表結點電容

● f ：表示器件工作頻率

● N：是在單時鐘周期內(nèi)翻轉的器件數(shù)目

● V：代表器件的工作電壓

因此可見，通過降低芯片內(nèi)核的工作電壓，可以有效降低芯片的功耗。同理，芯片對外的IO 輸出驅(qū)動也會產(chǎn)生功耗，因此降低 IO 驅(qū)動電流同樣能有效降低芯片的整體功耗。

02

CSCE2010的低功耗IO設計

2023年9月， Intel發(fā)布了Meteor Lake架構的CPU ，該架構在低功耗設計領域做出了很多改進，其中IO接口已全面升級為1.8V，這一重要改進為降低系統(tǒng)功耗做出了顯著貢獻。

芯海科技CSCE2010作為一款高度集成、兼容性能出色的 EC 產(chǎn)品，在設計上展現(xiàn)了其獨特的創(chuàng)新。在對外連接的IO方面， 采用了獨立電源域設計，使得它在接入不同電壓需求的平臺時，都能游刃有余地應對。

當與Meteor Lake 平臺1.8V的IO接口相連時，CSCE2010能夠支持1.8V 輸入輸出（推挽輸出），而且無需借助外部上拉電阻，從而大大簡化了接口電路，不僅提升了設備的電氣性能，還降低了能耗。
更為出色的是，如果需要將CSCE2010連接到其他使用3.3V IO的CPU平臺，它同樣可以輕松應對。產(chǎn)品可以靈活的切換為 3.3V的輸入輸出（推挽輸出）模式，并且也無需外部上拉電阻。從而增強了產(chǎn)品的通用型和適應性，滿足多樣化的應用場景需求。
CSCE2010獨特的 IO 電源設計，不僅展現(xiàn)了其優(yōu)秀的靈活性與兼容性，更在實際應用中為客戶帶來了顯著便利。通過減少硬件設計中的互聯(lián)線路復雜性，幫助客戶簡化了整體設計流程，同時降低了物料清單（BOM ）成本，從而為客戶創(chuàng)造了更多的價值。

目前，該EC產(chǎn)品已經(jīng)成功導入各類CPU平臺項目，通過實際應用充分驗證了其廣泛的兼容性。

除此之外，CSCE2010還集成了 I2C、SPI、UART、I3C、TIMER、eSPI 等豐富外設接口。考慮到不同外設工作需要的頻率不同，芯片創(chuàng)新地采用多級 PLL 分頻設計，以確保在滿足各種外設最小頻率要求的同時，最大限度地降低芯片運行功耗。其次，為了更好地滿足PC系統(tǒng)在不同使用場景下的低功耗需求，CSCE2010還設計了Sleep、 DeepSleep 兩種低功耗模式，進一步提升效能表現(xiàn)。

芯海科技始終將技術創(chuàng)新視為驅(qū)動業(yè)務發(fā)展的核心力量，致力于構建以EC為核心，橫向拓展至PD、HUB、BMS、HapticPad等多元化計算外圍產(chǎn)品的PC生態(tài)。

未來，芯海科技將持續(xù)加強和完善PC系列產(chǎn)品的戰(zhàn)略布局。通過PC生態(tài)產(chǎn)品的系列化、平臺化創(chuàng)新，為全球PC供應鏈注入更多活力，為客戶提供更具競爭力特性的PC產(chǎn)品。