靜態(tài)驗(yàn)證與“設(shè)計(jì)左移”

近年來(lái)IC設(shè)計(jì)的規(guī)模和復(fù)雜度不斷增大，產(chǎn)品的迭代周期越來(lái)越短，傳統(tǒng)的驗(yàn)證方式已經(jīng)難以滿足設(shè)計(jì)團(tuán)隊(duì)的要求。在“設(shè)計(jì)左移”這一理念的趨勢(shì)下，設(shè)計(jì)流程和方法學(xué)不斷進(jìn)行創(chuàng)新和優(yōu)化，其中，具備“設(shè)計(jì)左移”思想的靜態(tài)驗(yàn)證方法實(shí)現(xiàn)了將原本在仿真、綜合、布局布線階段出現(xiàn)的問(wèn)題移動(dòng)到RTL階段進(jìn)行檢測(cè)和分析，幫助IC設(shè)計(jì)者在早期發(fā)現(xiàn)和診斷設(shè)計(jì)缺陷，縮短芯片整體開(kāi)發(fā)周期，降低成本。

不同于其他驗(yàn)證方式，靜態(tài)驗(yàn)證是通過(guò)分析設(shè)計(jì)的源代碼來(lái)發(fā)現(xiàn)設(shè)計(jì)中的錯(cuò)誤。靜態(tài)驗(yàn)證是對(duì)硬件設(shè)計(jì)經(jīng)驗(yàn)的總結(jié)提煉，是硬件設(shè)計(jì)的知識(shí)庫(kù)，硬件設(shè)計(jì)知識(shí)涵蓋了語(yǔ)法分析、可綜合性分析、時(shí)序優(yōu)化技術(shù)、功耗優(yōu)化技術(shù)、面積優(yōu)化技術(shù)、可測(cè)性分析技術(shù)、跨時(shí)鐘分析技術(shù)等許多方面。

靜態(tài)驗(yàn)證是IC設(shè)計(jì)驗(yàn)證方法之一，是確保高質(zhì)量設(shè)計(jì)輸出的關(guān)鍵步驟。相比需要激勵(lì)進(jìn)行仿真的動(dòng)態(tài)驗(yàn)證（如軟件仿真、硬件仿真加速）與形式化驗(yàn)證（如等價(jià)驗(yàn)證、模型檢測(cè)）手段，靜態(tài)驗(yàn)證（如STA、Lint、CDC等）可以在成本、速度、覆蓋率等方面彌補(bǔ)傳統(tǒng)驗(yàn)證手段的不足。

Lint靜態(tài)驗(yàn)證工具

Lint工具是一款代碼檢測(cè)工具，也是最常見(jiàn)的靜態(tài)驗(yàn)證工具之一。通常設(shè)計(jì)團(tuán)隊(duì)在編寫Verilog等代碼時(shí)，會(huì)犯一些無(wú)意識(shí)的代碼錯(cuò)誤，或產(chǎn)生一些雖語(yǔ)法正確但后期可能有隱患的代碼。對(duì)于這些問(wèn)題，設(shè)計(jì)團(tuán)隊(duì)要在第一時(shí)間解決，否則將直接導(dǎo)致編譯或運(yùn)行錯(cuò)誤，影響開(kāi)發(fā)效率和質(zhì)量。

Lint本義是指除掉織物上的毛線和短絨，后來(lái)引申到計(jì)算機(jī)領(lǐng)域，這個(gè)概念最早源于1979年貝爾實(shí)驗(yàn)室開(kāi)發(fā)的針對(duì)C語(yǔ)言的Lint程序，它能夠進(jìn)行更深入的檢查錯(cuò)誤，找出編譯器可能忽略的潛在問(wèn)題。

在芯片設(shè)計(jì)中，Lint工具可在RTL階段對(duì)HDL代碼的naming、coding style、structure、綜合以及仿真mismatch等問(wèn)題進(jìn)行檢查。Lint分析節(jié)約整體流程時(shí)間提升開(kāi)發(fā)效率主要體現(xiàn)在3方面：

在RTL編碼階段即可進(jìn)行驗(yàn)證，無(wú)需等待驗(yàn)證環(huán)境的搭建；

運(yùn)行速度快；

直接從根因發(fā)現(xiàn)問(wèn)題。

比如電路中的管腳的懸空輸入（floating input），往往會(huì)造成功耗損失，增加電路噪聲，更致命的是功能上的錯(cuò)誤。這些錯(cuò)誤如果在邏輯綜合或后仿真階段才被檢查出來(lái)，需要耗費(fèi)大量的時(shí)間和精力溯源并修改相關(guān)的RTL代碼。如果一個(gè)人為的疏忽，直到芯片流片后都沒(méi)有發(fā)現(xiàn)，那么芯片流片后回來(lái)可能會(huì)變成產(chǎn)品功能缺失。而避免這樣的錯(cuò)誤也很容易，在RTL設(shè)計(jì)階段使用Lint工具找到該問(wèn)題并修改floating input就可以了。

作為一款靜態(tài)驗(yàn)證工具，Lint非但不會(huì)對(duì)工程師現(xiàn)有的設(shè)計(jì)流程造成任何阻礙，反而能夠優(yōu)化現(xiàn)有的流程，通過(guò)在早期發(fā)現(xiàn)設(shè)計(jì)錯(cuò)誤并改善代碼質(zhì)量，Lint可以幫助工程師更快地理解和解決復(fù)雜設(shè)計(jì)中的問(wèn)題，實(shí)現(xiàn)效率與質(zhì)量的雙重提升。

關(guān)于英諾達(dá)

英諾達(dá)（成都）電子科技有限公司是一家由行業(yè)頂尖資深人士創(chuàng)立的本土EDA企業(yè)，公司堅(jiān)持以客戶需求為導(dǎo)向，幫助客戶實(shí)現(xiàn)價(jià)值最大化，為中國(guó)半導(dǎo)體產(chǎn)業(yè)提供卓越的EDA解決方案。公司的長(zhǎng)期目標(biāo)是通過(guò)EDA工具的研發(fā)和上云實(shí)踐，參與國(guó)產(chǎn)EDA完整工具鏈布局并探索適合中國(guó)國(guó)情的工業(yè)軟件上云的路徑與模式，賦能半導(dǎo)體產(chǎn)業(yè)高質(zhì)量發(fā)展。英諾達(dá)首款自主研發(fā)的EnFortius?凝鋒?系列低功耗EDA工具，可有效幫助IC設(shè)計(jì)工程師定位并分析低功耗設(shè)計(jì)相關(guān)問(wèn)題。在靜態(tài)驗(yàn)證領(lǐng)域，EnAltius?昂屹?系列工具將在設(shè)計(jì)流程的早期增強(qiáng)可預(yù)測(cè)性，幫助IC設(shè)計(jì)工程師做出最優(yōu)決策。英諾達(dá)的EnCitius?曜奇? SVS系統(tǒng)驗(yàn)證平臺(tái)則利用EDA上云的優(yōu)勢(shì)，為客戶打通驗(yàn)證資源的渠道，提供全面的SoC及系統(tǒng)級(jí)驗(yàn)證的一站式解決方案，提高芯片設(shè)計(jì)效率。此外，英諾達(dá)還可提供完整、可定制的前/后端設(shè)計(jì)服務(wù)。