衡阳派盒市场营销有限公司

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

深度解析ug1292建立時間違例分析流程

電子工程師 ? 來源:未知 ? 作者:李倩 ? 2018-10-19 10:32 ? 次閱讀

通常,我們優先解決建立時間違例。Setup slack與邏輯延遲、布線延遲、時鐘歪斜和時鐘不確定性有關。因此,首先要明確這幾個因素中哪個因素對建立時間違例起關鍵作用。具體的衡量標準可由如下幾個數值確定。這也是ug1292第三頁的主題。

ug1292第三頁也給出了建立時間違例分析流程,如下圖所示。當邏輯延遲占比超過50%時,要著重降低邏輯延遲;當布線延遲占比超過50%時,要把焦點放在布線延遲上;同時,也要關注一下時鐘歪斜和時鐘不確定性。當時鐘歪斜小于-0.5ns或時鐘不確定性大于0.1ns時,兩者將成為時鐘違例的主要“貢獻者”。

圖片來源, page 3, ug1292

上述四個數值,無論是在timing report(通過report_timing_summary生成)還是design analysis report(通過report_design_analysis生成)中都有所體現。以timingreport為例,如下圖所示,可清晰地顯示上述四個數值。

圖片來源, page 3, ug1292

注:上述數據只針對UltraScale系列芯片

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 時鐘
    +關注

    關注

    11

    文章

    1746

    瀏覽量

    131799
  • 邏輯
    +關注

    關注

    2

    文章

    833

    瀏覽量

    29515

原文標題:深度解析ug1292(3)

文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術驛站】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    靜態時序之建立時間和保持時間分析

    靜態時序分析包括建立時間分析和保持時間分析建立時間設置不正確可以通過降低芯片工作頻率解決,保持
    的頭像 發表于 08-22 10:38 ?4356次閱讀

    芯片設計進階之路—從CMOS到建立時間和保持時間

    建立時間(setup time)和保持時間(hold time)是時序分析中最重要的概念之一,深入理解建立時間和保持時間是進行時序
    發表于 06-21 10:44 ?1913次閱讀
    芯片設計進階之路—從CMOS到<b class='flag-5'>建立時間</b>和保持<b class='flag-5'>時間</b>

    DC綜合建立時間的關鍵路徑分析的問題?

    有沒有人遇到在DC綜合后分析建立時間時序,關鍵路徑時序違例是因為起始點是在時鐘的下降沿開始驅動的,但是設計中都是時鐘上升沿觸發的。在線等待各位大牛解惑!很急 求大神幫忙!
    發表于 01-04 15:17

    建立時間和保持時間討論

    本帖最后由 虎子哥 于 2015-3-12 21:24 編輯 建立時間(Setup Time):是指在觸發器的時鐘信號上升沿到來以前,數據穩定不變的時間,如果建立時間不夠,數據將不能在這個時鐘
    發表于 03-10 23:19

    ADC時延和建立時間的區別是什么?

    ADC時延和建立時間的區別是什么?以及ADC時延和建立時間將會如何影響您的應用電路?
    發表于 04-12 07:19

    快速建立時間的自適應鎖相環

    該文簡要討論了環路性能(建立時間,相位噪聲和雜散信號)和環路參數(帶寬,相位裕度等)的相互關系。提出并分析了一種自適應的具有快速建立時間的鎖相環結構及其關鍵模塊(鑒相
    發表于 04-23 08:33 ?20次下載

    時延和建立時間在ADC電路中的區別

    時延和建立時間setup在ADC電路中的區別:對于大多數 ADC 用戶來說,“時延”和“建立時間”這兩個術語有時可以互換。但對于 ADC 設計人員而言,他們非常清楚
    發表于 11-22 23:33 ?1614次閱讀

    ug1292深度解析

    初始設計檢查流程如下圖所示。對象是綜合后或opt_design階段生成的dcp。會依次執行三個命令(圖中紅色標記),生成三個報告:FailFast報告、時序報告和UFDM(UltraFast Design Methodology)報告。
    的頭像 發表于 10-12 11:19 ?3700次閱讀

    UG1292使用之初始設計檢查使用說明

    UG1292第一頁是針對綜合后或者opt_design階段的使用說明。vivado的基本流程有5步(其實不同策略可以更多,具體使用方法和好處以后講),分別是synth_design
    的頭像 發表于 10-30 10:25 ?3432次閱讀
    <b class='flag-5'>UG1292</b>使用之初始設計檢查使用說明

    放大器的建立時間介紹

    本篇仿真介紹放大器的建立時間,也稱為上升時間。它是高速放大電路、或在SARADC驅動電路設計時,需要謹慎評估的參數。
    的頭像 發表于 02-15 16:37 ?6475次閱讀
    放大器的<b class='flag-5'>建立時間</b>介紹

    AN-359:運算放大器的建立時間

    AN-359:運算放大器的建立時間
    發表于 04-29 15:28 ?4次下載
    AN-359:運算放大器的<b class='flag-5'>建立時間</b>

    數字IC設計中的建立時間和保持時間

    ??本文主要介紹了建立時間和保持時間
    的頭像 發表于 06-21 14:38 ?2877次閱讀
    數字IC設計中的<b class='flag-5'>建立時間</b>和保持<b class='flag-5'>時間</b>

    SOC設計中的建立時間和保持時間

    建立時間和保持時間是SOC設計中的兩個重要概念。它們都與時序分析有關,是確保芯片正常工作的關鍵因素。
    的頭像 發表于 08-23 09:44 ?1062次閱讀

    PCB傳輸線建立時間、保持時間建立時間裕量和保持時間裕量

     信號經過傳輸線到達接收端之后,就牽涉到建立時間和保持時間這兩個時序參數,它們表征了時鐘邊沿觸發前后數據需要在鎖存器的輸入持續時間,是接收器本身的特性。簡而言之,時鐘邊沿觸發前,要求數據必須存在一段
    發表于 09-04 15:16 ?959次閱讀
    PCB傳輸線<b class='flag-5'>建立時間</b>、保持<b class='flag-5'>時間</b>、<b class='flag-5'>建立時間</b>裕量和保持<b class='flag-5'>時間</b>裕量

    UltraFast設計方法時序收斂快捷參考指南(UG1292)

    電子發燒友網站提供《UltraFast設計方法時序收斂快捷參考指南(UG1292).pdf》資料免費下載
    發表于 09-15 10:38 ?0次下載
    UltraFast設計方法時序收斂快捷參考指南(<b class='flag-5'>UG1292</b>)
    庞博百家乐官网的玩法技巧和规则| 深州市| 十六浦娱乐城| 来宾市| 网上百家乐官网注册彩金| 百家乐官网怎么下注能赢| 百家乐官网服务区| 至尊百家乐规则| 百家乐龙虎扑克| 大发888开户博盈国际| 威尼斯人娱乐城备用网址| 顶级赌场官网下载| 台安县| 百家乐官网皇室百家乐官网| 玩百家乐怎么才能赢| 百家乐桌布无纺布| 瑞丰备用网址| 日土县| 百家乐官网双峰县| 百家乐赌博策略大全| bet365网站| 至尊百家乐官网下载| 百家乐官网真人游戏| 天博百家乐的玩法技巧和规则| 日博网| 赌博百家乐官网规则| 太阳城百家乐软件| 水果机8键遥控器| 百家乐官网在线直播| 游戏百家乐官网的玩法技巧和规则 | 长泰县| 同花顺百家乐官网娱乐城| 财神百家乐的玩法技巧和规则| 百家乐真人游戏| 老钱庄百家乐官网的玩法技巧和规则| 网络百家乐程序| 瓮安县| 做生意怎么看财位| 二八杠单机游戏| 百家乐平台哪个好本站所有数据都是网友推荐及提供 | 赌博网|