需要對高速混合信號IC的設計進行深刻的改變，以應對其日益增加的復雜性和性能要求。

傳統的功能分區和專業領域 - 如電路設計，布局設計和驗證 - 正在迅速模糊。開發人員在不同技術領域進行創新的能力是關鍵。這些技術趨勢的影響超出了產品開發的范疇 - 它們對業務戰略產生了深遠的影響。

高速混合信號系統橋接數字信號處理，RF（包括微波/毫米波）和有線通信，創造了強大的技術組合和與業務相關的挑戰。普遍接入高吞吐量數據傳輸的需求迅速增長，推動了這些挑戰。

5G通信承諾更快，更普遍的連接，支持多種通信標準，同時降低基礎設施的規模和運營成本。對于更高集成度，更低功耗和降低成本的要求，預計都會加速到一個實際上可能不會被摩爾定律減速所支持的水平。

摩爾定律的重點是晶體管密度。但在過去，CMOS縮放還提供了速度增益，有利于數字和模擬電路 - 盡管不利于許多其他關鍵的模擬特性。盡管如此，更高的數字密度使數字輔助模擬器件克服了一些納米工藝的問題。

雖然晶體管密度增加且成本降低將持續至少五年左右，但速度大幅提升在更精細的光刻節點中減少。數字電路在切換到16納米及以上時仍會看到開關能量和功率的下降，但我們不應期望門的運行速度比以前的節點快得多。畢竟，數字處理器的時鐘速度已經穩定了十年左右，通過并行性實現了更高的處理速度。

盡管數字功能的成本持續下降，但公司仍面臨前期暴漲的財務障礙成本和設計復雜性。這些因素正在迅速增加，這些因素決定了工程和業務的選擇。

當我們繼續在縮放光刻中建立復雜的系統時，我們必須要知道回報是否值得。我們比以往任何時候都沒有簡單而廣泛的答案。

正如我們行業其他轉折點的情況一樣，超越根深蒂固的假設的工程師的聰明才智將是關鍵。實現功耗降低，尺寸更小，集成度更高的途徑可歸納為三個步驟：

第一步是混合信號和數據轉換器系統的架構創新，包括不同形式的模擬并行，更高階的連續時間循環，以及新興的時域轉換器。第二步是更多地使用數字輔助模擬技術，包括自修整和校準，動態元素匹配和抖動。最后，工程師需要在不同芯片之間巧妙地劃分功能模塊，同時在適當的CMOS節點中集成適當的技術以及化合物半導體工藝，如SiGe，GaAs和GaN，以創建高性能模塊和封裝。

In這樣，傳統組件（如電源管理，RF和混合信號模塊）之間的功能界限將變得模糊，為更大的協同設計打開了大門。企業高管，請注意：我們不會通過營銷或漸進式創新擺脫這個難題。如果我們要繼續提供財務回報，我們需要技術領先，以承擔為下一代混合信號系統的設計者提供所需的風險。