Verilog-HDL深入講解
Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結構和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發(fā)出來的。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
電路圖
+關注
關注
10356文章
10725瀏覽量
532873 -
vhdl
+關注
關注
30文章
817瀏覽量
128339 -
Verilog HDL
+關注
關注
17文章
126瀏覽量
50475
發(fā)布評論請先 登錄
相關推薦
基于Verilog-HDL的軸承振動噪聲電壓峰值檢測
介紹模擬峰值電壓的檢測方式，敘述基于Verilog-HDL 與高速A/D轉(zhuǎn)換器相結合所實現(xiàn)的數(shù)字式快速軸承噪聲檢測方法， 給出相關的Verilog-HDL 主模塊部分。
發(fā)表于 04-16 10:53
?22次下載
Verilog-HDL實踐與應用系統(tǒng)設計
Verilog-HDL實踐與應用系統(tǒng)設計本書從實用的角度介紹了硬件描述語言Verilog-HDL。通過動手實踐,體驗Verilog-HDL的語法結構、功能等內(nèi)涵。在前五章,以簡單的實例列舉了V
發(fā)表于 11-14 22:57
?147次下載
什么是Verilog HDL？
什么是Verilog HDL？
Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關級的多種抽象設計層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)
發(fā)表于 01-18 14:53
?4195次閱讀
基于Verilog－HDL描述的多用途步進電機控制芯片的設計
【摘 要】 介紹了一種基于Verilog－HDL描述的多功能步進電機控制芯片的可綜合方案，該方案可方便地構成兩相雙極或四相單極步進電機的控制系統(tǒng)。外接元件極少，只需給定時鐘
發(fā)表于 05-16 19:12
?2025次閱讀
基于Verilog-HDL的軸承振動噪聲電壓峰值檢測
摘要：介紹模擬峰值電壓的檢測方式，敘述基于Verilog-HDL與高速A/D轉(zhuǎn)換器相結合所實現(xiàn)的數(shù)字式快速軸承噪聲檢測方法，給出相關的Verilog-HDL主模塊部分。
發(fā)表于 06-20 15:14
?999次閱讀
Verilog HDL語言簡介
Verilog HDL語言簡介
1．什么是Verilog HDLVerilog HDL是硬件描述語言的一種，用于數(shù)
發(fā)表于 02-09 08:59
?3919次閱讀
Verilog HDL程序設計教程_王金明
《Verilog HDL 程序設計教程》對Verilog HDL程序設計作了系統(tǒng)全面的介紹，以可綜合的設計為重點，同時對仿真和模擬也作了深入
發(fā)表于 09-22 15:53
?0次下載
Verilog HDL入門教程之Verilog HDL數(shù)字系統(tǒng)設計教程
本文檔的主要內(nèi)容詳細介紹的是Verilog HDL入門教程之Verilog HDL數(shù)字系統(tǒng)設計教程。
發(fā)表于 09-20 15:51
?83次下載
如何使用Verilog-HDL做CPLD設計的時序邏輯電路的實現(xiàn)
本文檔的主要內(nèi)容詳細介紹的是如何使用Verilog-HDL做CPLD設計的時序邏輯電路的實現(xiàn)。
發(fā)表于 12-12 16:25
?10次下載
Verilog HDL入門教程
本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學者能夠迅速掌握HDL 設計方法，初步了解并掌握Verilog HDL語
發(fā)表于 02-11 08:00
?99次下載
數(shù)字設計FPGA應用：Verilog HDL語言基本結構
本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設計、Verilog HDL語言及VIVADO的應用，并循序漸進地從組合邏輯、時序邏輯的開發(fā)開始，深入
工商網(wǎng)監(jiān)
評論