半導體工藝上，近年來幾大巨頭都紛紛出殺招。Intel終于進入了10nm的工藝時代，同時宣布在后年轉入7nm，而臺積電和三星則是早早完成了7nm工藝的布局，并同時奔向5nm和3nm。現(xiàn)在，臺積電官宣，正式啟動2nm工藝的研發(fā)，工廠設置在位于***新竹的南方科技園，預計2024年投入生產。

臺積電并沒有透露2nm工藝所需要的技術和材料，通過晶體管的結構能夠看到目前并沒有明顯變化，進一步壓榨硅半導體技術。按照臺積電的指示，2nm將會是一個重要借點，Metal Track(金屬單元高度)和3nm一樣維持在5x，同時Gate Pitch(晶體管柵極間距)縮小到30nm，Metal Pitch(金屬間距)縮小到20nm，相比于3nm都小了23％。

當然，2nm只是研發(fā)的階段，臺積電還要經(jīng)歷7nm+、6nm、5nm、3nm等多個工藝節(jié)點。當中7nm+首次引入EUV極紫外光刻技術，而6nm只是一個小升級版本，明年第一季度試產。5nm開始風險性試產，明年年底前量產，據(jù)說蘋果A14有望采用。