INVEA-TECH和CESNET(捷克共和國國家研究所和教育網(wǎng))演示了一個(gè)方法，并行使用兩個(gè)FPGA PCIe Gen 3×8接口來維持從100Gbps以太網(wǎng)端口到CPU主機(jī)的數(shù)據(jù)傳輸。這個(gè)概念叫做分岔（bifurcation），幾年前在英特爾Core I7 CPU中被引進(jìn)。Intel 試圖允許將CPU的PCIe的16個(gè)端口分開，使得他們可以處理兩個(gè)獨(dú)立的任務(wù)，當(dāng)然相反模式下也能工作，比如將兩個(gè)外部PCIe8端口合并為一個(gè)16端口。使用分岔在單個(gè)FPGA上建立一個(gè)100Gbps的系統(tǒng)，這消除了對額外PCIe切換芯片的需求，可以節(jié)省成本、板上空間和大約6W的功率。

CESNET和INVEA-TECH進(jìn)行了一系列實(shí)驗(yàn)來展示PCIe分岔的好處。測試程序包括裝載一塊賽靈思Virtex-7 H580T 3D FPGA的FPGA卡。兩塊FPGA PCIe x8硬塊接入卡上的PCIe x16卡槽。運(yùn)行了Linux設(shè)備驅(qū)動(dòng)的FPGA固件將數(shù)據(jù)傳輸給位于PC RAM中的環(huán)形緩沖區(qū)。PCIe x8接口使用round-robin的方式將數(shù)據(jù)傳輸給單個(gè)緩存。下面的方塊圖顯示了實(shí)驗(yàn)過程：

在FPGA生成的超過100Gbps的流量中，例化了隨機(jī)的分組數(shù)據(jù)生成器。下圖顯示了傳輸速率的結(jié)果：

DMA引擎在FPGA組包中例化，因此分組長度不會(huì)影響原始PCIe吞吐量。可達(dá)到的吞吐量為107Gbps。注意到，至少需要8個(gè)CPU核為較小的分組縮放進(jìn)程，以達(dá)到目標(biāo)的100Gbps。