Michael Barr發(fā)表了一篇題為“5個簡單步驟使嵌入式軟件架構(gòu)更健壯”的博文。Barr曾經(jīng)是《嵌入式系統(tǒng)編程》雜志的主編，因此你應(yīng)該把他當(dāng)作是一個編寫嵌入式代碼的專家，我是這么認(rèn)為的。

在這篇博文中，Barr寫道：
“我收集到的大量的證據(jù)表明，大部分編程人員、技術(shù)經(jīng)理或者團(tuán)隊都不能真正理解一個好的固件架構(gòu)是什么樣的，怎么去實現(xiàn)它，甚至是怎么去識別他們看的架構(gòu)的好壞。這還包括了在團(tuán)隊中最有經(jīng)驗的開發(fā)人員?！?/p>

隨后，Barr的博文給出了開發(fā)穩(wěn)定的嵌入式固件架構(gòu)的5個步驟程序。
1.確定需求
2.把架構(gòu)從設(shè)計中區(qū)分出來
3.管理CPU時間
4.測試設(shè)計
5.為改變做計劃

整篇博文值得花時間去閱讀，但在這里我想要聚焦在第3步：管理CPU時間，Barr寫道：

“大部分產(chǎn)品都是把非實時、軟件實時和硬件實時的需求混合到一起。軟件的時間限制通常最具挑戰(zhàn)性，要以一種明確的方式去定義、測試和實施。舉個例子，在機(jī)頂盒設(shè)計中，偶爾丟掉一幀視頻數(shù)據(jù)可能是可以接受的，但是不能連續(xù)丟掉超過兩幀，并且不能丟掉任何音頻數(shù)據(jù)，音頻數(shù)據(jù)是包括在相同的數(shù)字輸入數(shù)據(jù)流中，處理軟件時間限制的最簡單的方法是把它們作為硬件時間限制一樣對待，必須滿足。

一旦識別了時間限制，在體系結(jié)構(gòu)上，第一步要做的是把盡可能多的有時間要求的需求從軟件中分離出來，放到硬件中去處理。圖1展示了實時功能的處理方式的優(yōu)先級排序。如圖所示，處理實時功能最理想的地方是在一片FPGA或者一個專用的CPU中（不考慮時間限制的長度）。只有當(dāng)不可能這樣做的時候，才會去選擇中斷服務(wù)程序（ISR），當(dāng)一個ISR也不能使用的時候，就應(yīng)該選擇使用一個高優(yōu)先級的任務(wù)?！?/p>

請注意，Barr建議使用專用的硬件來處理實時任務(wù)，比如一片F(xiàn)PGA，或者一個專用處理器，他解釋了為什么要這么做：

“首先，因為這樣簡化了非實時軟件的設(shè)計和實現(xiàn)，在架構(gòu)上把有時間要求的需求從大量的軟件中剝離出來，這樣可以使用新手編寫的代碼，而不會影響到用戶安全性。把實時功能放到一起的另一個好處是，可以簡化關(guān)于驗證所有的時間限制都能滿足的分析過程。”

Barr是在Xilinx公布Zynq SoC之前寫下這些話的，但他也許應(yīng)該寫的更直接一些。Zynq SoC的可編程邏輯（PL）恰好就是你需要的這種資源，可以用來實現(xiàn)自定義的硬件，處理硬件實時需求，包括那些需要用到一些專用I/O的任務(wù)，就象Adam Taylor在今天發(fā)表的博文中描述的那樣，” 亞當(dāng)泰勒玩轉(zhuǎn)MicroZed連載34：用MicroZed驅(qū)動Adafruit RGB NeoPixel LED陣列…”，在這個簡單的例子中，使用Zynq SoC 中的PL硬件邏輯為Adafruit NeoPixel LED條實現(xiàn)了一個專用的串行驅(qū)動器。如果你需要做一些更復(fù)雜的事情，那么可以有多種途徑來使用Zynq PL，你可以在Zynq 的PL中例化復(fù)雜的硬件模塊，包括存儲器控制器、以太網(wǎng)MAC、DSP模塊以及很多其它類型的硬件模塊，這些模塊可以是商業(yè)IP，也可以是你自己用Verilog、VHDL開發(fā)的模塊，或者是用Vivado HLS從C/C++代碼綜合轉(zhuǎn)換而來的設(shè)計。

如果出于某些原因，你的系統(tǒng)在實時性方面需要做得異常復(fù)雜，那么可以考慮使用多核設(shè)計，多核Zynq SoC有兩個ARM Cortex-A9 MPCore處理器，工作頻率可以超過1GHz。如果需要，你可以使用其中一個ARM處理器內(nèi)核來處理實時代碼和實時操作系統(tǒng)（RTOS），另一個ARM處理器內(nèi)核可以運行那些不需要或者不能夠?qū)崟r工作的代碼（在這里閱讀“Linux,” GUI, 和apps）。