JK觸發(fā)器介紹
JK觸發(fā)器是數(shù)字電路觸發(fā)器中的一種基本電路單元。JK觸發(fā)器具有置0、置1、保持和翻轉(zhuǎn)功能,在各類集成觸發(fā)器中,JK觸發(fā)器的功能最為齊全。在實際應(yīng)用中,它不僅有很強(qiáng)的通用性,而且能靈活地轉(zhuǎn)換其他類型的觸發(fā)器。由JK觸發(fā)器可以構(gòu)成D觸發(fā)器和T觸發(fā)器。
JK觸發(fā)器工作特性
建立時間:是指輸入信號應(yīng)先于CP信號到達(dá)的時間,用tset表示。由圖7.5.5可知,J、K信號只要不遲于CP信號到達(dá)即可,因此有tset=0。保持時間:為保證觸發(fā)器可靠翻轉(zhuǎn),輸入信號需要保持一定的時間。保持時間用tH表示。如果要求 CP=1期間J、K的狀態(tài)保持不變,而CP=1的時間為tWH,則應(yīng)滿足:tH≥tWH。
傳輸延遲時間:若將從CP下降沿開始到輸出端新狀態(tài)穩(wěn)定地建立起來的這段時間定義為傳輸時間,則有:tPLH=3tpd tPHL=4tpd 最高時鐘頻率:因為主從觸發(fā)器都是由兩個同步RS 觸發(fā)器組成的,所以由同步RS觸發(fā)器的動態(tài)特性可知 ,為保證主觸發(fā)器的可靠翻轉(zhuǎn),CP高電平的持續(xù)時間tWH應(yīng)大于3tpd。同理,為保證從觸發(fā)器能可靠地翻轉(zhuǎn), CP低電平的持續(xù)時間tWL也應(yīng)大于3tpd。因此,時鐘信號的最小周期為:Tc(min)≥6tpd 最高時鐘頻率fc(max)≤1/6tpd。
如果把圖7.5.5的J、K觸發(fā)器接成T觸發(fā)器使用(即將J和K相連后接至高電平),則最高時鐘頻率還要低一些。因為從CP的下降沿開始到輸出端的新狀態(tài)穩(wěn)定建立所需要的時間為tPHL≥4tpd,如果CP信號的占空比為50%,那么CP信號的最高頻率只能達(dá)到fc(max)=1/2tPHL=1/8tpd。
jk觸發(fā)器實現(xiàn)74ls194功能
實驗原理:
1)對于其中的重置清零等功能,我們可以采用74LS153(四選一數(shù)據(jù)選擇器)進(jìn)行各種功能的實現(xiàn)
2)對于有限狀態(tài)的轉(zhuǎn)換,首先,要先確定好兩種狀態(tài)的控制條件,其次,
要根據(jù)外加信號來確定當(dāng)前狀態(tài)的下一狀態(tài)是什么,并由此列好狀態(tài)轉(zhuǎn)移表,根據(jù)表中的數(shù)據(jù)確定好相應(yīng)的真值表達(dá)式,根據(jù)狀態(tài)表達(dá)式,在結(jié)合JK觸發(fā)器的相關(guān)狀態(tài)轉(zhuǎn)移公式來確定電路的連接。
3)要通過一位數(shù)碼管來顯示相應(yīng)的內(nèi)容,則需要借助我們前面學(xué)過的74LS48來產(chǎn)生BCD碼,以方便數(shù)碼管的顯示。
4)通過對比原元器件和自己設(shè)計的元器件,得到相應(yīng)的結(jié)論。
實驗內(nèi)容:
1.利用JK觸發(fā)器,設(shè)計具備完整功能74LS197的模塊電路
實驗思路:
當(dāng)脈沖波形加在一個JK觸發(fā)器的時鐘輸入時,JK觸發(fā)器鏈接成切換狀態(tài)(J=K=1),這是Q輸出就是一個頻率為時鐘輸入頻率一般的方波。因此,單個觸發(fā)器可以用做除2芯片。觸發(fā)器在每一個觸發(fā)時鐘邊沿改變狀態(tài),這就產(chǎn)生了一個輸出,它的頻率變?yōu)闀r鐘波形頻率的一半。時鐘頻率的進(jìn)一步分頻可以通過將觸發(fā)器的輸出用做第二個觸發(fā)器的時鐘輸入來實現(xiàn)。以此類推,用這種方式連接觸發(fā)器,就可以實現(xiàn)2^n分頻,其中n是觸發(fā)器的個數(shù)。因此,要實現(xiàn)74LS197的十六進(jìn)制計數(shù)功能,就可以通過依次連接4個JK觸發(fā)器(其中每個觸發(fā)器的Q輸出作為下一級的時鐘輸入),且4個觸發(fā)器共用一個清零端。
實驗電路如下:
其中,各個輸入輸出的接口已經(jīng)用文字標(biāo)注好,其中,測試電路如下:
利用邏輯分析儀同時對原元器件和設(shè)計出來的元器件進(jìn)行波形分析,分析波形如下:
1)計數(shù)功能
當(dāng)將CLK1與時鐘相連,Q0與CLK2相連,開關(guān)PL,MR置于開路,可得的波形圖如下:
由波形可知,兩者之間相對應(yīng)的輸出點的波形一樣,可知,計數(shù)功能已經(jīng)實現(xiàn)。
評論
查看更多