（文章來源：慧聰電子網）

Synopsys發表公告，表示將推出新的64位ARC處理器IP，可將高端嵌入式應用的性能提高3倍。乍一看，可以認為這只是對流行的ARC處理器系列的一些新增功能的公告。雖然這是事實，但故事還有很多。新發布的處理器IP有可能改變嵌入式系統的設計方式。

據介紹，新的64位ARCv3ISA支持52位物理和64位虛擬地址空間，以實現對更大內存的有效訪問；ARCHS5x（32位）和HS6x（64位）處理器可從1個內核擴展到12個內核，每個內核的性能高達13,750個CoreMarks和8750DMIPS；新的HS6x處理器實現了完整的64位流水線和寄存器集，并與現有ARCEM和HS系列向后兼容。此外，MetaWareDevelopmentToolkit簡化了高度優化的高密度代碼的開發和調試。

Synopsys的新聞稿中同時還指出，新型ARCHS處理器的多核版本包括一個創新的互連結構，該結構可鏈接多達12個內核并支持多達16個硬件加速器的接口，同時保持內核之間的一致性。處理器可以配置為實時運行，也可以配置為支持對稱多處理（SMP）Linux和其他高端操作系統的高級內存管理單元（MMU）。為了加速軟件開發，ARCMetaWare開發工具包支持ARCHS5x和HS6x處理器，該工具包生成高效的代碼。新型ARCHS處理器旨在滿足各種高端嵌入式應用的功率，性能和面積要求，包括固態驅動器（SSD），汽車控制和信息娛樂，無線基帶和無線控制。

TheLinleyGroup的高級分析師MikeDemler表示：“類似網絡，存儲和無線設備等高端嵌入式系統日益復雜，這就要求要求在設計相關芯片時要做到在不犧牲功率效率的情況下提供更高的處理器功能和性能。“而Synopsys的新型ARCHS5x和HS6xCPU滿足了這些需求，同時它們還提供了支持未來嵌入式系統需求所需的可配置性和可伸縮性。”

為什么我認為此公告很重要？首先，基礎知識。新聞稿中的以下句子很好地說明了這一點：

“32位ARCHS5x和64位HS6x處理器擁有單核和多核版本，是使用新超標量ARCv3指令集體系結構（ISA）的實現、在典型條件，在16納米制程技術中，每個內核可提供多達8750DMIPS下，這使其成為迄今為止性能最? 高的ARC處理器。”置新的性能標準很重要，但這僅僅是故事的開始。

這些新的處理器內核可在多個方向上擴展功能，并為嵌入式應用創建了新的“畫布”。一些功能使工作變得更輕松；有些從根本上創造了新的機會。關于簡化工作，64位處理器最多支持52位物理地址空間，該地址空間可以直接尋址最多4.5PB。這有很大的創新空間，并且比其他任何東西都大得多。

此外，每個處理器群集最多支持12個具有L1緩存一致性的一致性CPU內核。但當今大多數應用都只支持四個CPU內核，其中一些提供多達八個。12個內核而不會降低吞吐量，為新應用打開了機會。處理器可以配置為實時運行，也可以配置為支持對稱多處理（SMP）Linux和其他高端操作系統的高級內存管理單元（MMU）。

另一個值得注意的功能是，新處理器支持多達16個具有內存一致性的用戶實現的硬件加速器。硬件加速器代表了許多應用的“秘密”。很少有處理器直接支持硬件加速器，且很多僅支持一種。這個處理器改變游戲規則，這些功能使這些處理器內核極為靈活，并提供了許多電源優化機會：

支持所有CPU內核和硬件加速器的異步時鐘，從而允許以與互連和處理器集群中其他內核不同的速度為內核提供時鐘；支持所有CPU內核，所有硬件加速器和互連本身的單個電源域；支持行業標準ACE接口，以輕松連接到可能在SoC中實現的片上網絡（NoC）；具有偵聽功能的CPU內核之間的一致性，以及具有偵聽功能的硬件加速器之間的一致性。

在軟件控制下的群集共享內存，可用于在CPU內核，硬件加速器和NoC之間移動數據；對高達16MB的緊密耦合內存（CCM）的高帶寬，低延遲訪問，可在CPU內核和硬件加速器之間共享，從而提供對本地內存的單周期訪問。

新處理器向后兼容EM，HS3x和HS4x處理器，非常方便。Synopsys的ARCMetaWareDevelopmentToolkit支持軟件開發，該工具包包括針對處理器的超標量體系結構進行了優化的高級C/C++編譯器，用于調試和分析代碼的多核調試器以及用于預硬件軟件開發的快速指令集模擬器（ISS）。精確周期的模擬器也可用于設計優化和驗證。對處理器的開源軟件支持包括Zephyr實時操作系統，優化的Linux內核，GNU編譯器集合（GCC），GNU調試器（GDB）以及相關的GNU編程實用程序（binutils）。

與所有ARC處理器一樣，這些處理器也包括支持自定義指令支持的ARC處理器擴展（APEX）技術。統計顯示，大約80％的ARC用戶使用了此功能。
? ? ? （責任編輯：fqj）