本文描述了復位的定義，分類及不同復位設計的影響，并討論了針對FPGA和CPLD的內部自復位方案。
2016-07-11 14:33:49
6228 
FPGA CPLD入門教程很不錯
2012-07-14 15:53:37
本帖最后由 lee_st 于 2017-10-31 09:02 編輯
FPGA CPLD邊練邊學
2017-10-21 20:16:36
FPGA CPLD邊練邊學
2017-09-26 15:32:24
FPGA CPLD邊練邊學
2017-09-28 10:48:49
FPGA CPLD邊練邊學 配套例程工程源碼
2015-10-08 13:53:14
FPGA CPLFPGA CPLD 數字電路設計經驗分享FPGA/CPLD數字電路設計經驗分享摘要：在數字電路的設計中，時序設計是一個系統性能的主要標志，在高層次設計方法中，對時序控制的抽象度也相應
2012-08-11 10:17:18
FPGA CPLD同步設計若干問題淺析摘要：針對FPGA／CPLD同步設計過程中一些容易被忽視的問題進行了研究，分析了問題產生的原因、對可靠性的影響，并給出了解決方案。關鍵詞：FPGA／CPLD
2009-04-21 16:42:01
本帖最后由 xianer317 于 2014-6-21 19:34 編輯
FPGA/CPLD數字電路設計經驗分享
2014-06-21 19:33:20
FPGA、CPLD常用protel庫FPGA&CPLD_LIB.ddb
2012-08-11 10:32:00
FPGA、CPLD常用protel庫(密碼：allyoudianzi )
2012-08-20 18:03:32
FPGA與CPLD的區別是什么，他與單片機的區別呢
2012-10-07 22:01:57
FPGA與CPLD的辨別和分類主要是根據其結構特點和工作原理。通常的分類方法是：將以乘積項結構方式構成邏輯行為的器件稱為CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列
2019-07-01 07:36:55
FPGA與CPLD的區別
盡管很多人聽說過CPLD，但是關于CPLD與FPGA之間的區別，了解的人可能不是很多。雖然FPGA與CPLD都是“可反復編程的邏輯器件”，但是在技術上卻有一些差異。簡單
2011-09-27 09:49:48
FPGA與CPLD（特權同學版權所有）本文節選自特權同學的圖書《FPGA設計實戰演練（邏輯篇）》（特權同學版權所有）配套例程下載鏈接：http://pan.baidu.com/s/1pJ5bCtt
2019-02-21 06:19:27
FPGA與CPLD的區別是什么？Latch和Register區別在哪？行為描述中Latch如何產生的？
2021-09-22 07:55:00
FPGA與CPLD的概念及其區別
2018-08-15 15:46:16
FPGA與CPLD的辨別和分類，總結的太棒了
2021-04-29 06:34:19
FPGA與CPLD的辨別和分類主要是根據其結構特點和工作原理，那通常的分類方法有哪些呢？
2019-08-08 06:45:45
求助FPGA和CPLD和單片機接口時能直接接口嗎？（5v3.3v會不會燒掉啊）有的同學說行有的說不行很迷茫好像沒問題但又不敢進行電平轉換又似乎很麻煩 求大神給個解釋哈。。。。。。。
2012-07-26 15:32:56
用“與—或”表達式來描述，所以該“與或陣列”結構能實現大量的組合邏輯功能） 簡單的“與或”陣列：（PAL、GAL、CPLD） 含查找表的邏輯單元：（FPGA） CPLD和FPGA的主要
2020-07-16 10:46:21
FPGA與CPLD（特權同學版權所有）本文節選自特權同學的圖書《FPGA設計實戰演練（邏輯篇）》（特權同學版權所有）配套例程下載鏈接：http://pan.baidu.com/s/1pJ5bCtt
2015-03-12 13:54:42
Fpga Cpld的基本概念
2012-08-20 17:14:06
FPGA和CPLD最好的入門教程：本教程系統地介紹了FPGA／CPLD的基本設計方法。在介紹FPGA／CPLD概念的基礎上，介紹了Altera上流FPGA／CPLD的結構與特點，并通過豐富的實例講解
2020-05-14 14:50:30
Altera FPGA/CPLD設計與Verilog數字系統設計教程從網上找到了一些Altera FPGA/CPLD經典教材，包含夏宇聞老師的Verilog數字系統設計教程(第2版)Altera FPGA/CPLD設計與Verilog數字系統設計教程
2014-02-17 09:22:18
Altera FPGA/CPLD設計（高級篇）》
2012-12-06 15:51:36
《Altera FPGA_CPLD設計 基礎篇》是Altera官方指定培訓中文教材，說的較為詳細，值得一看。
2013-02-25 17:42:17
Altera FPGA_CPLD設計 高級篇
2023-08-05 18:38:20
可編程邏輯器件相關專輯 Altera-FPGA／CPLD設計，從基礎篇到高級篇由淺入深幫助大家學習
2018-10-08 15:43:55
`` 本帖最后由 yuxuandl 于 2013-5-3 22:10 編輯
Altera FPGA CPLD設計_基礎篇&高級篇兩本書，講解比較精細，適合初學和進階人士學習參考。ttach]``
2013-05-03 22:05:30
XILINX FPGA/CPLD ISE下載教程 第一章 XILINX FPGA/CPLD ISE下載教程——下載.bit文件第二章 XILINX FPGA/CPLD ISE下載教程——燒錄Flash 圖文詳細資料！
2019-08-15 00:32:31
Xilinx FPGA(CPLD)下載電纜電路圖
2011-02-13 10:58:14
XILINX(spartan,virtex系列等）altrea(max,cyclone系列等）cpld/fpga芯片，全型號開發板及開發套件。并可提供ADI,TI的DSP,FREESCALE單片機等
2009-06-19 14:25:08
本帖最后由 nilwade 于 2014-5-11 20:47 編輯
之前剛學FPGA時在網上下載的一個教程，該教程定位于FPGA/CPLD的快速入門，適合初學者：“以ALTERA公司的芯片
2014-05-11 20:44:00
本公司供應ALTERA、XILINX（FPGA、CPLD）芯片，有需求可聯系深圳市恒兆贏科技有限公司/銷售部：楊綠風phone: 0755-83266848Fax: 0755-83998200QQ
2011-03-02 14:11:22
可編程邏輯器件FPGA／CPLD結構與應用.ppt
2017-01-21 20:34:49
可編程邏輯陣列fpga和cpld
2023-09-20 07:58:59
基于fpga/cpld的數字系統設計流程包括哪些步驟，EDA——Electronic Design Automation電子設計自動化EDA是從CAD（計算機輔助設計）、CAM（計算機輔助制造
2021-07-27 06:52:45
四種常用FPGA/CPLD設計思想與技巧：乒乓操作、串并轉換、流水線操作、數據接口同步化，都是FPGA/CPLD邏輯設計的內在規律的體現，合理地采用這些設計思想能在FPGA/CPLD設計工作種取得
2020-05-01 07:00:00
本文應用EDA技術，基于FPGA/CPLD器件設計與實現UART。
2021-05-07 06:33:09
本文討論的四種常用FPGA/CPLD設計思想與技巧：乒乓操作、串并轉換、流水線操作、數據接口同步化，都是FPGA/CPLD 邏輯設計的內在規律的體現，合理地采用這些設計思想能在FPGA/CPLD設計工作種取得事半功倍的效果。
2021-04-29 06:04:14
數字系統的設計人員擅長在其印制電路板上用FPGA和CPLD將各種處理器、存儲器和標準的功能元件粘合在一起來實現數字設計。除了這些數字功能之外，FPGA和CPLD還可以使用LVDS輸入、簡單的電阻電容(RC)電路和一些FPGA或CPLD的數字邏輯單元實現共模功能，從而構建模數轉換器(ADC)。
2019-08-19 06:15:33
` 特權同學新作《FPGA/CPLD邊練邊學》，樣章搶先看 {:4_95:}{:4_95:}{:4_95:}特權同學新作《FPGA/CPLD邊練邊學》淘寶首發：http
2013-09-26 10:36:14
），有時我們不需要使用完整的UART的功能和這些輔助功能?；蛘咴O計上用到了FPGA/CPLD器件，那么我們就可以將所需要的UART功能集成到FPGA內部。使用VHDL將UART的核心功能集成，從而使整個設計更加緊湊、穩定且可靠。本文應用EDA技術，基于FPGA/CPLD器件設計與實現UART。
2012-05-23 19:37:24
FPGA/CPLD怎么驗證是否正常工作？ 現在手頭上有一塊板子，里面有FPGA/CPLD電路，芯片是Spartan-6系列的，現在已經有此芯片的FLASH燒寫程序，也通過燒寫器燒進flash，焊上
2020-06-14 09:04:40
FPGA/CPLD的設計思想與技巧是非常大的話題，很難面面俱到。這篇文章也只是介紹四種常用的FPGA/CPLD設計思想與技巧，包括：1、乒乓操作2、串并轉換3、流水線操作4、數據接口同步化這些
2017-02-27 16:24:10
基于FPGA/CPLD的LED/LCD通用顯示譯碼器設計Design of Commonly Used LED/LCD Display Decoder Based on FPGA/CPLD
摘要:各種數字系統的終端設備都需要對十進制信息進行數碼顯示，而LED和LCD是
2009-01-10 12:52:45
51 《Altera FPGA/CPLD設計(高級篇)》結合作者多年工作經驗，深入地討論了Altera FPGA/CPLD的設計、優化技巧。在討論FPGA/CPLD設計指導原則的基礎上，介紹了Altera器件的高級應用；引領讀者
2009-02-12 09:19:124799 FPGA/CPLD下載方式 (ISP下載線接口電路)
SP功能提高設計和應用的靈活性未編程前先焊接安裝系統內編
2009-03-08 10:47:02129 altera fpga/cpld設計 基礎篇結合作者多年工作經驗，系統地介紹了FPGA/CPLD的基本設計方法。在介紹FPGA/CPLD概念的基礎上，介紹了Altera主流FPGA/CPLD的結構與特點，并通過豐富的實例講解
2009-07-10 17:35:4557 UART 是廣泛使用的串行數據通訊電路。本設計包含UART 發送器、接收器和波特率發生器。設計應用EDA 技術，基于FPGA/CPLD 器件設計與實現UART。關鍵詞 ：FPGA/CPLD；UART；VHDLUART（即U
2009-09-29 08:01:2023 基于FPGA/CPLD芯片的數字頻率計設計摘要：詳細論述了利用VHDL硬件描述語言設計，并在EDA(電子設計自動化)工具的幫助下，用大規模可編程邏輯器件(FPGA／CPLD)實現
2010-04-30 14:45:13132 【摘 要】 通過設計實例詳細介紹了用VHDL（VHSIC Hardware DescriptionLanguage）語言開發FPGA／CPLD的方法，以及與電路圖輸入和其它HDL語言相比，使用VHDL語言的優越性。
2009-05-10 19:47:301111 
摘 要：通過設計實例詳細介紹了用Verilog HDL語言開發FPGA/CPLD的方法，并通過與其他各種輸入方式的比較，顯示出使用Verilog HDL語言的優越性。
2009-06-20 11:51:281857 
摘 要 ：UART是廣泛使用的串行數據通訊電路。本設計包含UART發送器、接收器和波特率發生器。設計應用EDA技術，基于FPGA/CPLD器件設計與實現UART。
2009-06-20 13:14:52982 
常用FPGA/CPLD四種設計技巧
FPGA/CPLD的設計思想與技巧是一個非常大的話題，本文僅介紹一些常用的設計思想與技巧，包括乒乓球操作、串并轉換、流水線操作和數據接口
2010-05-12 11:10:43766 
基于FPGA和CPLD數字邏輯實現ADC技術
數字系統的設計人員擅長在其印制電路板上用FPGA和CPLD將各種處理器、存儲器和標準的功能元件粘合在一起來實現
2010-05-25 09:39:101309 
眾所周知,串口,是嵌入式人員最熟悉的東西,非常方便,上到PC(現在是USB轉串口),下到MCU51等等,都有,但是,現在的FPGA/CPLD等,卻獨獨沒有,用JTAG代替下載固件.本身來說,JTAG沒什么
2010-07-16 18:25:182309 隨著大規模和超大規模FPGA/CPLD器件的誕生和發展,以HDL(硬件描述語言)為工具、FPGA/CPLD器件為載體的EDA技術的應用越來越廣泛.從小型電子系統到大規模SOC(Systemonachip)設計,已經無
2010-09-10 17:30:271272 
FPGA與CPLD的辨別和分類主要是根據其結構特點和工作原理。通常的分類方法是： 將以乘積項結構方式構成邏輯行為的器件稱為
2010-10-18 10:04:46743 本文討論的四種常用FPGA/CPLD設計思想與技巧：乒乓操作、串并轉換、流水線操作、數據接口同步化，都是FPGA/CPLD邏輯設計的內在規律的
2010-11-04 10:11:28625 
UART 是廣泛使用的串行數據通訊電路。本設計包含UART 發送器、接收器和波特率發生器。設計應用EDA 技術，基于FPGA/CPLD 器件設計與實現UART。
2011-12-17 00:15:0057 altera FPGA/CPLD高級篇(VHDL源代碼)
2012-11-13 14:40:38134 Altera FPGA_CPLD設計（實例源代碼）
2013-09-09 16:09:23442 FPGA和CPLD的區別，以及設計思路思想
2016-02-17 11:20:5638 SVPWM算法優化及其FPGA_CPLD實現
2016-04-13 15:42:3518 Xilinx-ISE9.x-FPGA-CPLD設計指南合集
2022-03-22 18:03:0976 Xilinx FPGA工程例子源碼：基于FPGA_CPLD和USB技術的無損圖像采集卡
2016-06-07 15:07:454 FPGA學習資料教程——《FPGA CPLD邊練邊學》圖書部分章節，感興趣的可以瞧一瞧。
2016-10-27 18:07:5448 可編程邏輯器件FPGA／CPLD結構與應用
2016-12-11 23:38:390 基于FPGA／CPLD的UART功能設計
2017-01-23 20:45:3730 當你需要將FPGA/CPLD內部的信號通過管腳輸出給外部相關器件的時候，如果不影響功能最好是將這些信號通過用時鐘鎖存后輸出。因為通常情況下一個板子是工作于一種或兩種時鐘模式下，與FPGA/CPLD相連接的芯片的工作時鐘大多數情形下與FPGA的時鐘同源，如果輸出的信號經過時鐘鎖存可以起到如下的作用：
2017-02-11 13:18:121948 
FPGA/CPLD能完成任何數字器件的功能，上至高性能CPU，下至簡單的74電路，都可以用FPGA/CPLD來實現。 FPGA/CPLD如同一張白紙或是一堆積木，工程師可以通過傳統的原理圖輸入法
2017-10-09 09:52:2014 數字系統的設計人員擅長在其印制電路板上用FPGA和CPLD將各種處理器、存儲器和標準的功能元件粘合在一起來實現數字設計。除了這些數字功能之外，FPGA和CPLD還可以使用LVDS輸入、簡單的電阻電容(RC)電路和一些FPGA或CPLD的數字邏輯單元實現共模功能，從而構建模數轉換器(ADC)。
2018-04-26 11:53:001121 
數字編程是數字電路非常重要的一門課程，FPGA和CPLD是兩個重要的編程工具，本文帶您認識fpga和cpld的聯系和區別。 FPGA（Field－Programmable Gate Array
2017-12-01 10:07:5918391 本文討論的四種常用FPGA/CPLD設計思想與技巧：乒乓操作、串并轉換、流水線操作、數據接口同步化，都是FPGA/CPLD邏輯設計的內在規律的體現，合理地采用這些設計思想能在FPGA/CPLD設計工
2017-12-02 11:30:047152 
Xilmx作為當今世界上最大的FPGA/CPLD生產商之一，長期一來一直推動著FPGA/CPLD技術的發展。其開發的軟件也不斷升級換代，由早期的Foundation系列逐步發展到目前的ISE系列
2018-03-16 14:25:246 ARM,DSP,FPGA,CPLD,SOPC,SOC之間有什么區別和聯系 arm是一種嵌入式芯片，比單片機功能強，可以針對需要增加外設。類似于通用cpu，但是不包括桌面計算機。 DSP主要用來計算
2018-04-18 07:19:004350 如何區分CPLD或FPGA和哪一個更適合自己？這是一個老生常談的問題，尤其是學生和初學者。如果您也在這個問題上很迷茫，那么就請聽小編為您區分FPGA與CPLD。
2018-09-04 14:16:001904 
本文檔的主要內容詳細介紹的是FPGA和CPLD最好的入門教程的電子書免費下載包括了：1.FPGA/CPLD概述，2.HS102型FPGACPLD實驗板，3.Max+plus1110.2 的使用，Quartus4.2 軟件的使用
2019-03-22 17:04:0978 FPGA與 CPLD的辨別和分類主要是根據其結構特點和工作原理。通常的分類方法是：將以乘積項結構方式構成邏輯行為的器件稱為CPLD。
2020-03-24 10:15:405341 本文檔的主要內容詳細介紹的是使用FPGA CPLD的VGA顯示8種顏色的程序和工程文件免費下載。
2020-10-30 17:02:508 可編程邏輯陣列fpga和cpld說明。
2021-03-30 09:30:0525 FPGA CPLD可編程邏輯器件的在系統配置方法(深圳市村田電源技術有限公司)-FPGA CPLD可編程邏輯器件的在系統配置方法? ? ? ? ? ? ? ? ? ?
2021-09-18 10:51:2013 Altera FPGA CPLD學習筆記(肇慶理士電源技術有限)-Altera FPGA CPLD學習筆記? ? ? ? ? ? ? ? ?
2021-09-18 10:54:4179 FPGA CPLD數字電路設計經驗分享.(電源技術發展怎么樣)-FPGA CPLD數字電路設計經驗分享? ? ? ? ? ? ? ? ? ??
2021-09-18 10:58:0351 FPGA CPLD中的Verilog設計小技巧(肇慶理士電源技術有限)-FPGA CPLD中的Verilog設計小技巧? ? ? ? ? ? ? ? ?
2021-09-18 16:49:1835 數據接口的同步是 FPGA/CPLD 設計的一個常見問題，也是一個重點和難點，很多設計不穩定都是源于數據接口的同步有問題。在電路圖設計階段，一些工程師手工加入 BUFT 或者非門調整數據延遲，從而保證本級模塊的時鐘對上級模塊數據的建立、保持時間要求。
2022-12-01 09:38:52724 都是FPGA/CPLD邏輯設計的內在規律的體現，合理地采用這些設計思想能在FPGA/CPLD設計工作種取得事半功倍的效果。
2023-05-18 08:56:57350 
電子發燒友網站提供《FPGA/CPLD數字電路設計經驗分享.pdf》資料免費下載
2023-11-21 11:03:123
電子發燒友App
工商網監
評論