可重構技術分析及動態可重構系統設計

由于數字邏輯系統功能復雜化的需求，單片系統的芯片正朝著超大規模、高密度的方向發展。對于一個大規模的數字系統而言，系統規模是基于各種邏輯功能模塊的組合。但是，無論是時序邏輯系統，還是組合邏輯系統，或者組合／時序混合系統，從時間軸上來看，系統中的各個功能模塊并不是時刻都在工作，而是根據系統外部的整體要求，輪流或循環地被激活或工作。并且，隨著數字邏輯規模的擴大，在相同速度條件下，在一定的時間區間，其功能模塊的平均使用率將下降。因此，系統設計應該從傳統追求大規模、高密度的方向，轉向如何提高資源利用率，用有限的資源實現更大規模的邏輯設計上來。可重構計算技術能夠提供硬件的效率和軟件的可編程性，它綜合了微處理器和ASIC的特點，在空間維和時間維上均可變。

1 可重構技術概述

1.1 可重構的定義

可重構就是在電子系統的工作狀態下，動態地改變電路的結構。這主要通過對系統中的可編程邏輯器件進行重新配置或者局部重新配置來完成。利用可重構技術，能在只增加少量硬件資源的情況下，使系統同時具有軟件實現和硬件實現的優點。

1.2 可重構方式的分類

按照重構的方式，系統重構可以分為靜態系統重構(Static Reconfiguration)和動態系統重構(Dynamic Reconfiguration)。

1.2.1 靜態系統重構

靜態系統重構是指目標系統的邏輯功能靜態重載，只能在運行前配置的系統，如圖1所示。

基于FPGA的動態可重構系統設計與實現

FPGA功能在外部邏輯的控制下，通過存儲于存儲器中不同的目標系統數據重新下載，從而實現芯片邏輯功能的改變。

1.2.2 動態系統重構

動態系統重構是指能在運行過程中實時配置的可重構系統，如圖2所示。

基于FPGA的動態可重構系統設計與實現

對于時序變化的數字邏輯系統，其時序邏輯的發生不是通過調用芯片內不同區域、不同邏輯資源組合而成的，而是通過對具有專門緩存邏輯資源的FPGA進行局部或全局的芯片邏輯的動態重構而快速實現的。動態系統結構的FPGA具有緩存邏輯(Cache Logic)，在外部邏輯的控制下，通過緩存邏輯對芯片邏輯進行全局或局部的快速修改，通過有控制重新布局布線的資源配置來加速實現系統的動態重構。就動態重構實現面積的不同，又可以分為全局重構和局部重構。

(1)全局重構。對FPGA器件或系統能且只能進行全部的重新配置。在配置過程中，計算的中間結果必須取出存放在額外的存儲區，直到新的配置功能全部下載完為止，重構前后電路相互獨立，沒有關聯。

(2)局部重構。對重構器件或系統的局部重新配置，與此同時，其余局部的工作狀態不受影響。局部重構對減小重構的范圍和單元數目，大大縮短重構時間，占有相當的優勢。

2 基于FPGA的局部動態可重構技術

2.1 具有局部動態可重構功能的FPGA

過去大家普遍進行動態重構研究的FPGA主要有Xilinx公司的XC6200系列和Atmel公司的AT6000系列等。它們也是基于SRAM結構，但是SRAM的各個單元能夠單獨訪問配置，即局部重構。它們的功能互不影響，因而具有局部重構的特征。這樣做的優點顯著，但也會付出增大硬件電路規模和功耗的代價。最終要實現電子系統的完全實時重構，應采用結構上具有動態局部重構功能的FPGA器件，如Xilinx公司的Virtex－4系列。

2.2 基于FPGA局部動態可重構技術主要特征及典型原理

FPGA局部動態可重構技術的特征就是將整體按功能或按時序分解為不同的組合，并根據實際需要，分時對芯片進行局部動態重構，以較少的硬件資源實現較大的時序系統整體功能。圖3給出一種典型的FPGA局部動態可重構。由圖3可以看出，在外部邏輯的控制下，可以實時動態地對芯片邏輯實現局部重構。通過控制布局、布線的資源，實現系統的動態重構。

基于FPGA的動態可重構系統設計與實現

2.3 FPGA實現局部動態可重構的結構要求

要使FPGA有效地實現實時系統動態重構，FPGA在結構上必須滿足以下要求：

(1)不僅具有可重新編程能力，同時可動態進行系統資源地重新配置，而不會破壞器件中全局或局部邏輯操作能力。很多傳統的FPGA把配置數據存放在外部的串行EPROM中。這種方式有3個缺點：重構之前整個FPGA必須停止工作；只是對整個FPGA進行重構；重構時FPGA中以前的內部狀態無法保存。新的能夠實現動態可重構的FPGA不需要在重構之前觸發復位信號，而是將FPGA芯片中的一局部邏輯電路的時鐘關閉，然后重新配置邏輯電路，最后恢復時鐘信號。

(2)FPGA內部配置信息對稱，記載任何時刻，任何通用的基本邏輯功能可以配置于器件的任何一個位置，運用簡單模型組合去實現設汁中的復雜功能。