DDS信號發生器采用直接數字頻率合成（Direct Digital Synthesis，簡稱DDS）技術，把信號發生器的頻率穩定度、準確度提高到與基準頻率相同的水平，并且可以在很寬的頻率范圍內進行精細的頻率調節。采用這種方法設計的信號源可工作于調制狀態，可對輸出電平進行調節，也可輸出各種波形。

　　DDS原理

　　在介紹DDS信號發生器原理之前我們先了解一下DDS原理。

　　若對一正弦波形進行采樣，每周期為 m 個采樣點，分別記為 1～m。 對應每次參考時鐘 f c ， 輸出一個采樣點，輸出圖中所示的一個周期的正弦，需要 m 個時鐘周期，則輸出的波形頻率為 f a =f c/m。對于這種情況， 每次時鐘到來時，相位累加器加 1 ，則就會在第 i 個時鐘周期輸出 第 i 個采樣點（ i = 1～m） ，第 m + 1 個時鐘輸出第 1 個采樣點，以此循壞，這時的相位累加器實 際上是步進為 1 的模 m 計數器。 如果每次時鐘到來時， 總是間隔一個采樣點輸出，即相位累 加器的步進為 2 ，這時在第 i 個周期輸出第 2i 個采樣點，輸出波形如圖 1. 2 的波形 b，顯然波 形 b 的頻率是 a 的 2 倍，即 f b = 2 f a 。

　　綜上所述，如果相位累加器的步進為 B， 則輸出波形的頻率為 B×f a ， f a 是最小的輸 出頻率稱為頻率分辨率或步進間隔， B 為頻率控制字。給定不同的頻率控制字即可輸出不同 的頻率。頻率輸出公式為： f 0 = fc/m* B

　　在實際設計中，如果累加器長度為N ，則可以有2N 個存儲單元存儲采樣數據，如果我們 對一個周期的波形進行2N 個點的采樣，即m = 2N ， 此時輸出頻率f o 和系統時鐘頻率f c ，相 fc f0 = N B 2 位累加器長度N 以及頻率控制字B的關系為： 為了使波形輸出不失真，根據奈奎 斯特定理， B最高為2 N - 1 。另外要提高DDS 的精度，就需要分母越大越好，即采樣點的個數 越多，越接近實際波形。但實際上不可能提供如此之多的存儲空間，這就需要對采樣點進行量 化。如圖1 （c） 所示，如果量化單位為K，則前K 個點的值總是相同的，為采樣值1 ，第二組K 個 采樣點的值為采樣值2 ，以此類推，第i 組K 個采樣點的值為采樣值i ， 共需要m/K個存儲單元 來存儲m/K個采樣點。

　　DDS 的雜散來源之一就是相位累加器相位舍位造成的雜散。現有的頻率控制主要采用 二進制頻率控制原理。這是因為 FPGA 采用二進制的數據處理機制以及波形存儲器的二進 制尋址方式，所以通常情況下 mK、m、K 都是二進制整數，如 m = 2^N ，這就要求對計算結果 進行十進制近似取舍，造成了波形發生器的輸出頻率以及頻率分辨率存在無法消除的誤差。

　　DDS 以數控振蕩器的方式，產生頻率、相位可控制的正弦，電路包括了基準時鐘源、相位累加器、相位調制器、正弦ROM 查找表、D/A 轉換 器和低通濾波器等。 頻率控制字N 和相位控制字M 分別控制DDS 所輸出的正弦波的頻率和相 位。DDS 系統的核心是相位累加器，它由一個N 位累加器與N 位相位寄存器構成。時鐘脈沖每觸發一次， 累加器便將頻率控制數據與相位寄存器輸出的累加相位數據相加， 然后把相加后的結果送至相位寄存器的數據輸入端。 相位寄存器將累加器在上一個時鐘作用后所產生的新相位數據反饋到累加器的輸入端， 以使加法器在下一個時鐘的作用下繼續與頻率控制數據相加。 這樣， 相位累加器在參考時鐘的作用下將進行線性相位累加， 當相位累加器累加滿時， 就會產生一次溢出， 以完成一個周期性的動作， 這個周期就是DDS 合成信號的一個頻率周期， 相位累加器的溢出頻率就是DDS 輸出的信號頻率。 相位寄存器的輸出與相位控制字相加， 結果作為正弦查找表的地址。 查找表由ROM 構成， 其內部存有一個完整周期正弦波的數字幅度信息， 每個查找表的地址對應正弦波中的一個相位點。 查找表把輸入地址信息映射成正弦波幅度信號， 同時輸出到D/A 轉換器的輸入端， 通過D/A 可將數字量形式的波形幅值轉換成所要求的合成頻率模擬量形式信號。 低通濾波器用于衰減和濾除不需要的取樣分量， 以便輸出頻譜純凈的正弦波信號。

　　DDS信號發生器原理

　　DDS信號發生器原理是建立在采樣定理基礎上，首先對需要產生的波形進行采樣，將采樣值數字化后存入存儲器作為查找表，然后通過查表讀取數據，再經D/A轉換器轉換為模擬量，將保存的波形重新合成出來。DDS基本原理框圖如圖所示。

　　除了濾波器之外，DDS系統都是通過數字集成電路實現的，易于集成和小型化。系統的參考時鐘源通常是一個具有高穩定性的晶體振蕩器，為各組成 部分提供同步時鐘。頻率控制字（FSW）實際上是相位增量值（二進制編碼）作為相位累加器的累加值。相位累加器在每一個參考時鐘脈沖輸入時，累加一次頻率，其輸出相應增加一個步長的相位增量。由于相位累加器的輸出連接在波形存儲器（ROM）的地址線上，因此其輸出的改變就相當于查表。這樣就可以通過查表 把存儲在波形存儲器內的波形抽樣值（二進制編碼）查找出來。ROM的輸出送到D/A轉換器，經D/A轉換器轉換成模擬量輸出。

編輯推薦：四十種DDS信號發生器資料專題

　　DDS信號發生器設計

　　1、方案設計與論證

　　設計的DDS信號發生器系統以STC89C52芯片為核心控制，通過可編程放大電路實現了正弦波、方波的輸出功能，其頻率步進值和幅度步進值達到了設計要求。

　　本設計采用直接數字頻率合成。單片機從鍵盤獲得控制信息，控制兩路DDS芯片AD9850產生的兩路設定頻率的正弦波和方波。輸出信號經過調整后輸入AD7524可以在單片機的控制下完成對信號的程控誤差。從DDS模塊輸出的兩路信號經過低通濾波和直流偏置將兩路信號輸入模擬乘法器AD835，一路作為載波，一路作為調制波，從AD835產生調制波。同時可以將DDS信號輸入到CD4046B芯片進行振蕩輸出調頻信號。