Xilinx FPGA芯片擁有多個(gè)系列和型號(hào)，以滿足不同應(yīng)用領(lǐng)域的需求。以下是一些主要的Xilinx FPGA芯片系列及其特點(diǎn)。
2024-03-14 16:24:41
213 電子發(fā)燒友網(wǎng)站提供《適用于DDR2、DDR3、DDR3L和DDR4且具有VTTREF緩沖基準(zhǔn)的TPS51206 2A峰值灌電流/拉電流DDR終端穩(wěn)壓器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-03-13 13:53:03
0 電子發(fā)燒友網(wǎng)站提供《具有同步降壓控制器、2A LDO和緩沖基準(zhǔn)的TPS51916完整DDR2、DDR3、DDR3L和DDR4存儲(chǔ)器電源解決方案數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-03-13 11:24:340 電子發(fā)燒友網(wǎng)站提供《具有同步降壓控制器、2A LDO和緩沖基準(zhǔn)的TPS51716完整DDR2、DDR3、DDR3L、LPDDR3和DDR4內(nèi)存電源解決方案數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-03-13 11:13:440 電子發(fā)燒友網(wǎng)站提供《TPS65295完整 DDR4 存儲(chǔ)器電源解決方案數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-03-06 10:17:540 FPGA設(shè)計(jì)高級(jí)技巧 Xilinx篇
2024-01-08 22:15:53
DDR5已經(jīng)開始商用，但是有的產(chǎn)品還才開始使用DDR4。本文分享一些DDR4的測(cè)試內(nèi)容。DDR4 和前代的 DDR3 相比， 它的速度大幅提升，最高可以達(dá)到 3200Mb/s,這樣高速的信號(hào)，對(duì)信號(hào)完整性的要求就更加嚴(yán)格，JESD79‐4 規(guī)范也對(duì) DDR4 信號(hào)的測(cè)量提出了一些要求。
2024-01-08 09:18:24463 
架構(gòu)，包含2個(gè)FTC664核和2個(gè)FTC310核，其中FTC664核主頻可達(dá)1.8GHz，F(xiàn)TC310核主頻可達(dá)1.5GHz。主板板載64位 DDR4內(nèi)存，分2G和4G兩個(gè)版本，支持SD或者eMMC外部
2024-01-02 22:43:09
JESD79-5B DDR5 SDRAM-2022 JEDEC
2023-12-25 09:51:552 JESD79-5B DDR5 SDRAM-2022 JEDEC
2023-12-23 09:24:37
通過在時(shí)鐘上升沿和下降沿的同時(shí)傳輸數(shù)據(jù)，實(shí)現(xiàn)了比傳統(tǒng)SDRAM更高的傳輸速率。目前，市場(chǎng)上主要有DDR、DDR2、DDR3、DDR4等幾代DDR內(nèi)存。
2023-12-11 09:27:49320 PCB的DDR4布線指南和PCB的架構(gòu)改進(jìn)
2023-12-07 15:15:58755 DDR4(第四代雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)是一種高帶寬的存儲(chǔ)器，今天主要講述一下DDR4在Layout過程中的一些細(xì)節(jié)。在DDR的設(shè)計(jì)過程中，DDR的Layout是十分重要的環(huán)節(jié)。
2023-11-29 15:39:101470 
對(duì)于ddr5市場(chǎng)的發(fā)展，威剛表示，現(xiàn)階段觀察到需求端春燕來臨，主要來自pc，隨著顧客需求的明顯好轉(zhuǎn)和pc內(nèi)存內(nèi)容的提高，明年上半年ddr5將超過ddr4，形成黃金交叉。目前在現(xiàn)貨市場(chǎng)上，ddr5的單價(jià)比ddr4高4-50%，從威強(qiáng)的情況來看，ddr5比重的上升有助于總利潤(rùn)率。
2023-11-24 10:38:38217 Xilinx Block Memory Generator(BMG)是一個(gè)先進(jìn)的內(nèi)存構(gòu)造器，它使用Xilinx fpga中的嵌入式塊RAM資源生成面積和 性能優(yōu)化的內(nèi)存。
2023-11-14 17:49:43736 
主板的邏輯控制核心是海思8K超高清移動(dòng)攝像頭SoC，配合萊迪思半導(dǎo)體的FPGA ，加上Macronix 的串行閃存 ISSI 的 DDR4 SDRAM 內(nèi)存
2023-11-13 11:46:052576 
羅徹斯特電子攜手AMD/Xilinx，為Xilinx傳統(tǒng)FPGA和相關(guān)配置PROM產(chǎn)品提供供貨支持。
2023-11-07 09:04:42250 ZYNQ器件中為1.8v。
(3) Vccpll為內(nèi)部鎖相環(huán)供電電壓。
(4) Vcc_mio0為PS的MIO0 BANK的基準(zhǔn)電壓，VCCO_DDR為PS端的DDR的電壓，此電壓通常和選擇的DDR顆粒
2023-11-03 11:08:33
DDR4和DDR3內(nèi)存都有哪些區(qū)別？ 隨著計(jì)算機(jī)的日益發(fā)展，內(nèi)存也越來越重要。DDR3和DDR4是兩種用于計(jì)算機(jī)內(nèi)存的標(biāo)準(zhǔn)。隨著DDR4內(nèi)存的逐漸普及，更多的人開始對(duì)兩者有了更多的關(guān)注。 DDR
2023-10-30 09:22:003886 電子發(fā)燒友網(wǎng)站提供《基于FPGA的一種SDRAM控制器簡(jiǎn)易化設(shè)計(jì)方法.pdf》資料免費(fèi)下載
2023-10-26 09:08:370 飛騰派是由飛騰攜手中電港螢火工場(chǎng)研發(fā)的一款面向行業(yè)工程師、學(xué)生和愛好者的開源硬件，采用飛騰嵌入式四核處理器，兼容ARM V8架構(gòu)，板載64位 DDR4內(nèi)存，分為2G和4G兩個(gè)版本。主板板載WiFi
2023-10-25 11:44:22
;
?DSP 外掛一路千兆以太網(wǎng)1000BASE-T;
?FPGA處理器采用Xilinx VirtexUltralSCALE+ 系列芯片XCVU9P;
?FPGA外掛2組DDR4 ，每組2GB，64bit
2023-10-16 11:12:06
做高速鏈路的小伙伴都知道，Stub總是會(huì)帶來各種影響，或者導(dǎo)致阻抗突變，或者導(dǎo)致插入損耗曲線上存在諧振，等等。本文介紹了Via stub在DDR4并行鏈路上的表現(xiàn)。下面是論文的全文。
2023-10-09 10:35:30321 
摘要：本文將對(duì)DDR3和DDR4兩種內(nèi)存技術(shù)進(jìn)行詳細(xì)的比較，分析它們的技術(shù)特性、性能差異以及適用場(chǎng)景。通過對(duì)比這兩種內(nèi)存技術(shù)，為讀者在購(gòu)買和使用內(nèi)存產(chǎn)品時(shí)提供參考依據(jù)。
2023-09-27 17:42:101088 DDR4 3200和3600是內(nèi)存模塊的頻率標(biāo)準(zhǔn)，表示其頻率值，具有以下差異
2023-09-26 15:24:188981 電子發(fā)燒友網(wǎng)站提供《PIC32系列參考手冊(cè)之DDR SDRAM控制器.pdf》資料免費(fèi)下載
2023-09-25 11:39:590 電子發(fā)燒友網(wǎng)站提供《具有最大1Gb DDR2 SDRAM的SAMA5D2 SIP MPU.pdf》資料免費(fèi)下載
2023-09-25 10:11:120 相對(duì)于DDR3, DDR4首先在外表上就有一些變化，比如DDR4將內(nèi)存下部設(shè)計(jì)為中間稍微突出，邊緣變矮的形狀，在中央的高點(diǎn)和兩端的低點(diǎn)以平滑曲線過渡，這樣的設(shè)計(jì)可以保證金手指和內(nèi)存插槽有足夠的接觸面
2023-09-19 14:49:441484 
三星公司計(jì)劃在下半年再次削減DRAM制程的產(chǎn)能，而今年以來這一減產(chǎn)主要針對(duì)DDR4。業(yè)界普遍預(yù)期，三星的目標(biāo)是在今年年底之前將庫(kù)存水平降至合理水平。這一減產(chǎn)舉措可能會(huì)導(dǎo)致DDR4市場(chǎng)價(jià)格上漲，而目前
2023-09-15 17:42:08996 Xilinx是一家專業(yè)的可編程邏輯器件（PLD）廠商，其產(chǎn)品包括FPGA、CPLD、SOC等。Xilinx的FPGA產(chǎn)品線有多個(gè)系列，其中7系列和Ultrascale系列是比較常見的兩種。那么，這兩個(gè)系列有什么區(qū)別呢？
2023-09-15 14:44:541765 
隨著英特爾和amd將新的pc/筆記本電腦和服務(wù)器平臺(tái)更換為ddr4， ddr4的需求開始減少。因此，三星大幅減少ddr4的生產(chǎn)，轉(zhuǎn)向ddr5，試圖鞏固業(yè)界第一的位置。
2023-09-15 11:40:33555 本文主要介紹Xilinx FPGA的GTx的參考時(shí)鐘。下面就從參考時(shí)鐘的模式、參考時(shí)鐘的選擇等方面進(jìn)行介紹。
2023-09-15 09:14:261952 
電子發(fā)燒友網(wǎng)站提供《面向Xilinx FPGA和SoC的超快設(shè)計(jì)方法指南.pdf》資料免費(fèi)下載
2023-09-14 10:02:311 電子發(fā)燒友網(wǎng)站提供《Teledyne e2v的宇航級(jí)DDR4的硬件設(shè)計(jì)指南.pdf》資料免費(fèi)下載
2023-09-13 17:14:551 上一篇文章，介紹了基于STM32F103的JTAG邊界掃描應(yīng)用，演示了TopJTAG Probe軟件的應(yīng)用，以及邊界掃描的基本功能。本文介紹基于Xilinx FPGA的邊界掃描應(yīng)用，兩者幾乎是一樣。
2023-09-13 12:29:37654 
電子發(fā)燒友網(wǎng)站提供《基于PDN共振峰的最壞情況數(shù)據(jù)模式分析電源完整性對(duì)FPGA DDR4存儲(chǔ)器接口中的信號(hào)完整性的影響.pdf》資料免費(fèi)下載
2023-09-13 09:56:490 本文介紹一個(gè)FPGA開源項(xiàng)目：DDR3讀寫。該工程基于MIG控制器IP核對(duì)FPGA DDR3實(shí)現(xiàn)讀寫操作。
2023-09-01 16:23:19743 
通過上一篇文章“時(shí)鐘管理技術(shù)”，我們了解Xilinx 7系列FPGA主要有全局時(shí)鐘、區(qū)域時(shí)鐘、時(shí)鐘管理塊（CMT）。 通過以上時(shí)鐘資源的結(jié)合，Xilinx 7系列FPGA可實(shí)現(xiàn)高性能和可靠的時(shí)鐘分配
2023-08-31 10:44:311032 
SDRAM有多種標(biāo)準(zhǔn)，包括DDR（Double Data Rate）、DDR2、DDR3和DDR4。每個(gè)標(biāo)準(zhǔn)都具有不同的物理規(guī)格和數(shù)據(jù)傳輸速率。DDR4是現(xiàn)代計(jì)算機(jī)中使用的最新型號(hào)，它具有更高的頻率和更大的容量。
2023-08-26 11:57:422050 / O 端口和DDR4 內(nèi)存，適用于
各種不同的可編程應(yīng)用，帶有ZU27DR FPGA 的ZXB-RFSOC-2T2R 由 4 路12 位，采樣率
4.0GSPS ADC 和 4 路14 位，采樣率
2023-08-25 15:11:55
DDR4 3200和DDR4 3600是兩種常見的內(nèi)存頻率規(guī)格，它們?cè)谛阅苌蠒?huì)有一定的差別，但差別大小取決于具體的應(yīng)用場(chǎng)景和系統(tǒng)配置。
2023-08-22 14:45:0528274 適用于需要將小型處理器集成到FPGA中的深度嵌入式應(yīng)用。
該處理器實(shí)現(xiàn)ARMv6-M架構(gòu)，并與用于ASIC實(shí)現(xiàn)的Cortex-M0和Cortex-M0+處理器密切相關(guān)。
本章介紹了Cortex-M1 DesignStart FPGA-Xilinx版的功能和目錄結(jié)構(gòu)。
2023-08-16 06:10:25
我手上有一張DDR200T的開發(fā)板，板載了一塊512M的SDRAM內(nèi)存，板子燒了一個(gè)UX600的demosoc，我是要在這個(gè)板子跑RT-Thread。
要是想使用這塊SDRAM應(yīng)該怎么做呢？應(yīng)該
2023-08-11 08:05:46
PH1A100是否支持DDR3,DDR4
2023-08-11 06:47:32
使用DDR4作為外接存儲(chǔ)單元時(shí)，蜂鳥e203的訪問地址為0x40000000,但是經(jīng)過vivado的Block design后使用DDR4，在板子上跑測(cè)試DDR4讀寫程序，報(bào)store訪問異常
2023-08-11 06:17:58
DDR5的主板不支持使用DDR4內(nèi)存。DDR5（第五代雙倍數(shù)據(jù)率）和DDR4（第四代雙倍數(shù)據(jù)率）是兩種不同規(guī)格的內(nèi)存技術(shù)，它們?cè)陔姎馓匦院鸵_布局上存在明顯差異。因此，DDR5內(nèi)存模塊無法插入DDR4主板插槽中，也不兼容DDR4內(nèi)存控制器。
2023-08-09 15:36:2512804 xilinx平臺(tái)DDR3設(shè)計(jì)教程之設(shè)計(jì)篇_中文版教程3
2023-08-05 18:39:58
64-bit DDR4，總?cè)萘窟_(dá)4GB，可穩(wěn)定運(yùn)行在2400MT/s，PL端支持兩組64-bit DDR4，每組容量均為4GB，最高運(yùn)行速率支持2666MT/s；板
2023-08-04 10:33:46267 
以下內(nèi)存設(shè)備：
?雙倍數(shù)據(jù)速率3（DDR3）SDRAM。
?低壓DDR3 SDRAM。
?雙倍數(shù)據(jù)速率4（DDR4）SDRAM。
2023-08-02 11:55:49
內(nèi)存設(shè)備：
?雙倍數(shù)據(jù)速率3（DDR3）SDRAM。
?低壓DDR3 SDRAM。
?雙倍數(shù)據(jù)速率4（DDR4）SDRAM
2023-08-02 08:30:00
電子發(fā)燒友網(wǎng)站提供《PI2DDR3212和PI3DDR4212在DDR3/DDR4中應(yīng)用.pdf》資料免費(fèi)下載
2023-07-24 09:50:470 DDR是Double Data Rate的縮寫，即“雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器”。DDR是一種技術(shù)，中國(guó)大陸工程師習(xí)慣用DDR稱呼用了DDR技術(shù)的SDRAM，而在中國(guó)臺(tái)灣以及歐美，工程師習(xí)慣用DRAM來稱呼。
2023-07-16 15:27:103365 
OFDM中調(diào)制使用IFFT，解調(diào)使用IFFT，在OFDM實(shí)現(xiàn)系統(tǒng)中，F(xiàn)FT和IFFT時(shí)必備的關(guān)鍵模塊。在使用Xilinx的7系列FPGA（KC705）實(shí)現(xiàn)OFDM系統(tǒng)時(shí)，有以下幾種選擇。
2023-07-10 10:50:52604 
DDR是DDR SDRAM的簡(jiǎn)稱，只是人們習(xí)慣了稱之為DDR，全稱為Double Data Rate Synchronous Dynamic Random Access Memory，中文名為：雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器，同步是指需要時(shí)鐘。
2023-06-25 15:06:404905 
上文XILINX FPGA IP之Clocking Wizard詳解說到時(shí)鐘IP的支持動(dòng)態(tài)重配的，本節(jié)介紹通過DRP進(jìn)行MMCM PLL的重新配置。
2023-06-12 18:24:035524 
鎖相環(huán)基本上是每一個(gè)fpga工程必不可少的模塊，之前文檔xilinx 7 系列FPGA時(shí)鐘資源對(duì)xilinx fpga的底層時(shí)鐘資源做過說明，但是對(duì)于fpga的應(yīng)用來說，使用Clocking Wizard IP時(shí)十分方便的。
2023-06-12 17:42:032883 
視頻圖形顯示系統(tǒng)理想的架構(gòu)選擇。視頻處理和圖形生成需要存儲(chǔ)海量數(shù)據(jù)，FPGA內(nèi)部的存儲(chǔ)資源無法滿足存儲(chǔ)需求，因此需要配置外部存儲(chǔ)器。 ??? 與DDR2 SDRAM相比，DDR3 SDRAM帶寬更好高、傳輸速率更快且更省電，能夠滿足吞吐量大、功耗低的需求，因此
2023-06-08 03:35:011024 [APEE] 已設(shè)置
DDR_SDRAM_CFG2[AP_EN] 已設(shè)置
第2步：
DDR_ECC_ERR_INJECT[APIEN] = 1
第 3 步：
讀取 DDR_ERR_DETECT 中的 APE 位
APE 的讀取值為零。
2023-05-31 06:13:03
Xilinx FPGA pcb設(shè)計(jì)
2023-05-29 09:11:360 1 – DDR3 SDRAM JEDEC 標(biāo)準(zhǔn) JESD79-3F 狀態(tài)圖和圖 2 – DDR4 SDRAM JEDEC 標(biāo)準(zhǔn) JESD79-4 狀態(tài)圖所示。
2023-05-26 18:02:27996 
DRAM 連接32位SDRAM時(shí)，最大支持64Mx32bit？
2023-05-26 07:27:07
S32G3開發(fā)板上使用的ddr芯片是micro MT53E1G32D2FW-046 AUT: B
但是我們的開發(fā)板使用的是三星的芯片（K4FBE3D4HM THCL）。
如何查看 S32G3 支持的 DDR 芯片？。以及如何支持新的DDR芯片？
2023-05-23 07:15:48
MES50HP 開發(fā)板簡(jiǎn)介
MES50HP 開發(fā)板集成兩顆 4Gbit（512MB）DDR3 芯片,型號(hào)為 MT41K256M16。DDR3 的總線寬度共為 32bit。DDR3 SDRAM 的最高
2023-05-19 14:28:45
我們想在 16 位模式下使用帶 DDR4 的 LS1043A 定制板。關(guān)于這一點(diǎn)，請(qǐng)按照附件文檔確認(rèn) LS1043A 和 DDR4 之間的接口連接。
16位模式下MA14\\\\MBG1有什么用。
2023-05-17 11:21:19
我有一塊自制的imx8mp主板，使用DDR4的型號(hào)是：K4ABG165WA-MCWE，單片容量32Gb，主頻3200Mhz，我的主板使用了兩顆芯片，但是使用MX8M_Plus_DDR4_RPA_v9.xlsx無法完成配置
2023-05-17 06:12:25
DDR4內(nèi)存模塊支持單個(gè)64位通道(如果考慮ECC，則為72位通道)。相比之下，DDR5內(nèi)存模塊配備了兩個(gè)獨(dú)立的32位通道(40位ECC)。
2023-05-08 10:27:441331 /MCK0_B) 感到有點(diǎn)困惑。
在上一代相同的主板上，啟動(dòng)并運(yùn)行不同的 DDR4 內(nèi)存，我們可以按預(yù)期測(cè)量 DDR 時(shí)鐘。
我們了解 NXP 是否無法支持特定的內(nèi)存配置，但我們想知道在 LS1046A
2023-05-06 08:20:49
使用 MIMXRT1024CAG4B 并計(jì)劃在我們的設(shè)計(jì)中連接一個(gè) 8 位 SDRAM ( IS42S86400F-7TLI )。我可以從 A0 配置 8 位 SDRAM 的地址引腳嗎？或者在配置這些地址引腳時(shí)是否有任何特定的限制？
2023-04-28 08:58:11
MIPI 接口現(xiàn)在非常流行，國(guó)產(chǎn)FPGA目前基本都帶MIPI接口，而AMD-Xilinx是從U+系列開始支持MIPI電平，從國(guó)內(nèi)使用情況來看，7系列FPGA是使用最廣的器件，所以這次使用的FPGA是7系列FPGA使用電阻網(wǎng)絡(luò)實(shí)現(xiàn)MIPI電平的例子。
2023-04-24 09:30:063710 
我有 LS1046AFRWY 板的克隆。高速公路板使用 MT40A512M16JY-083E:B（商業(yè)級(jí)DDR4）。我的克隆使用 MT40A512M16JY-083E IT:B（工業(yè)級(jí) DDR4
2023-04-24 08:08:20
將 DDR4 內(nèi)存添加到 imx8mp
2023-04-20 10:59:17
NXP IMX8M Mini DDR4 校準(zhǔn)
2023-04-20 07:36:55
Multimedia Processor for Mobile Applications (EMMA Mobile1) DDR SDRAM Interface 用戶手冊(cè) (R19UH0028EJ0500_EMMAMOBIL)
2023-04-18 19:47:170 電路板設(shè)計(jì)和布局指南......................... 62.1 DDR4 簡(jiǎn)介........................... 62.2 支持的 DDR4 器件實(shí)現(xiàn)
2023-04-14 17:03:27
2 組 64bit 的DDR4 SDRAM，每組容量2GB，可穩(wěn)定運(yùn)行在2400MT/s。支持PCIE Gen3 x8模式及一路FMC HPC接口。同時(shí)可提供 Windows，Linux 上位機(jī)驅(qū)動(dòng)
2023-04-13 15:56:21
組DDR4 SDRAM緩存單元，每組最大支持4GB容量，72bit（包含ECC，8bit），可實(shí)現(xiàn)進(jìn)行復(fù)雜邏輯與算法時(shí)的數(shù)據(jù)緩存。PCIe總線最大支持Gen3、x8，具備超強(qiáng)的數(shù)據(jù)吞吐能力；前面板預(yù)留
2023-04-08 10:38:05
IC SDRAM DDR4 FBGA
2023-04-04 20:41:52
DDR內(nèi)存1代已經(jīng)淡出市場(chǎng)，直接學(xué)習(xí)DDR3 SDRAM感覺有點(diǎn)跳躍；如下是DDR1、DDR2以及DDR3之間的對(duì)比。
2023-04-04 17:08:472867 
你能告訴我在哪里可以獲得 i.MX8M Plus 的詳細(xì) DDR4 布局跟蹤路由指南嗎？我在 i.MX8M Plus 硬件開發(fā)人員指南中找不到它。順便問一下，NXP 有帶 DDR4 的 i.MX8M Plus 評(píng)估板嗎？
2023-03-31 07:52:02
Xilinx LabTools工具是Xilinx FPGA單獨(dú)的編程和調(diào)試工具，是從ISE或Vivado中獨(dú)立出來的實(shí)驗(yàn)室工具，只能用來下載FPGA程序和進(jìn)行ILA調(diào)試，支持所有的FPGA系列，無需
2023-03-28 10:46:564751 需要加上一個(gè)控制模塊。控制模塊中需要符合一定的項(xiàng)目設(shè)計(jì)規(guī)則。 SDR SDRAM是支持頁(yè)突發(fā)的，可以一次進(jìn)行整行數(shù)據(jù)的輸入或者讀出。當(dāng)有大量數(shù)據(jù)時(shí)，頁(yè)讀和頁(yè)寫是經(jīng)常用到的。 頁(yè)讀和頁(yè)寫并不是每次都必須
2023-03-27 17:09:14
支持所有Xilinx器件下載 包括FPGA CPLD ISP Configuration PROM 下載接口電壓：5V 3.3V 2.5V 1.8V 1.5V
2023-03-24 15:06:53
你好 我們正在使用 4 * 2GB DDR4 芯片構(gòu)建我們的定制 ls1046a 板。（我們參考LS1046AFRWY，容量翻倍，去掉ECC）首先我生成了 BL2 二進(jìn)制文件制作 PLAT
2023-03-24 08:50:43
SDRAM支持讀寫的長(zhǎng)度為1、2、4、8和一行（整頁(yè)）。
具體的SDR SDRAM的介紹可以查看手冊(cè)。下面只介紹幾個(gè)相對(duì)重要的時(shí)序圖。
在SDR SDRAM正常使用之前，需要進(jìn)行初始化。初始化
2023-03-23 17:40:58
IC SDRAM DDR4 FBGA
2023-03-23 13:08:42
IC SDRAM DDR4
2023-03-23 13:08:37
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論