碳化硅器件正在幾個大容量功率應用中取代其現有的硅對應物。隨著 SiC 市場份額的持續增長，該行業正在消除大規模商業化的最后一道障礙，包括高于 Si 器件的成本、相對缺乏晶圓平面度、存在基面位錯、可靠性和耐用性問題以及需要對于熟練掌握 SiC 功率技術的勞動力，以跟上不斷增長的需求。為了實現具有成本效益的 SiC 制造，需要高產量的制造工藝。在我的 PowerUP 演講中，我將總結 SiC 制造技術的關鍵方面，并概述非 CMOS 兼容工藝，這些工藝已經過簡化，可以在傳統成熟的 Si 晶圓廠中大規模制造 SiC 器件。

碳化硅晶片

如今，SiC 晶圓占 SiC 器件總成本的 55% 至 70%，這是其獨特復雜的制造細節的結果。傳統的 SiC 襯底主要通過種子升華技術在約 2,500?C 的溫度下生長，這帶來了工藝控制挑戰。晶體膨脹是有限的，需要使用大的、高質量的晶種，升華生長速度可能相對較低，大約為 0.5-2 毫米/小時。位錯通過晶錠傳播并存在于器件晶片中。此外，與金剛石相當的 SiC 材料的硬度使得 SiC 襯底的鋸切和拋光相對于 Si 而言速度較慢且成本較高。

制造 SiC 器件的外延層是通過化學氣相沉積在 1,500°C 至 1,650°C 的水平或行星反應器中生長的。壓力通常在 30 到 90 托之間，生長速率可高達 46 毫米/小時。外延生長在 4? 切邊襯底上進行，以保持襯底的多型穩定性。外延的目標是盡量減少缺陷的產生，限制從襯底到外延的“性能退化”缺陷傳播，并確保從襯底傳播到外延的性能退化缺陷轉化為良性缺陷。由于 SiC 晶圓中的缺陷限制了大面積器件的良率，并且許多器件在模塊中并聯以增加電流輸出，因此非常需要緊密的外延摻雜和厚度均勻性，特別是隨著晶圓尺寸的增加。

總體而言，SiC 晶圓的合成比硅更復雜、更慢。結果是更昂貴的晶圓和最終更高的設備成本。當今 SiC 行業發生的垂直整合的一個關鍵部分是確保內部襯底和外延晶圓的能力，以消除采購利潤率。此外，破壞性 SiC 襯底形成、晶錠切割、鋸切/拋光等的機會具有高回報，并且正在受到多家公司的追捧。

碳化硅器件制造

許多成熟的硅技術工藝已成功轉移到 SiC。然而，SiC 材料特性需要優化特定工藝，包括晶圓減薄、蝕刻、熱注入和退火，以及低電阻率歐姆接觸形成。SiC 對化學溶劑是惰性的，只有干法蝕刻是可行的。此外，碳化硅的硬度導致光刻膠選擇性低，碳化硅光刻圖案化和蝕刻需要通常由金屬或電介質組成的“硬”掩模。

由于 SiC 的高熔點和低摻雜劑在 SiC 內的擴散常數，傳統的熱擴散在摻雜 SiC 中是不現實的。加熱離子注入通常用于 10 16 –10 20 cm –3的摻雜密度（較高的摻雜密度有助于形成歐姆接觸），室溫注入可以很好地用于低注入劑量（~10 15 cm –3）。氮/磷和鋁分別是 n 型和 p 型 SiC 摻雜的優選雜質。離子注入后，進行 1,600°C 至 1,800°C 的退火，以恢復晶格損傷和高摻雜電激活。正如從它們的低擴散常數所預期的那樣，在對 Al、P 和 N 進行退火之后，仍保留了注入時的深度分布。缺乏擴散使得在 SiC 中容易形成淺結而難以形成深結。在退火過程中，覆蓋 SiC 晶片的保護蓋層保護其表面免受由于 Si 脫附和表面原子遷移而導致的退化（圖 1）。

圖 1：“p+ 離子注入后”經過 1,650?C 退火的 SiC 晶圓在存在碳保護蓋層的情況下的掃描電子顯微鏡圖像。獲得了優異的表面形態和高器件良率。

SiC/金屬勢壘的高值導致金屬接觸整流，并且歐姆接觸形成需要后金屬沉積退火。通常，50 到 100 nm 的 Ni 層在晶圓上進行毯式沉積和圖案化，以便在 n 型和 p 型摻雜區域上同時形成歐姆接觸。鎳圖案晶片的高溫退火產生用于低電阻歐姆接觸形成的鎳硅化物。

與 Si 晶片不同，SiC 晶片是透明的。這使得使用“硅”工具進行 CD-SEM 和計量測量變得復雜，因為焦平面是使用光學顯微鏡確定的。現在可以從多家供應商處獲得特定于 SiC 的波長計量/檢測工具。

另一個問題是與硅相比，碳化硅晶片相對缺乏平坦度，這會使光刻復雜化。此外，高溫 SiC 加工會進一步降低晶圓的平整度，有時會導致晶圓無法使用。這對于 3.3-kV 器件制造中使用的厚外延晶片來說尤其成問題。正在努力生產更平坦的起始 SiC 晶圓，并盡量減少制造過程中的平坦度退化。

最后，不良的 SiC/SiO 2界面質量降低了反型層遷移率。因此，鈍化技術，包括氮化物退火，被用來改善 SiC/SiO 2界面質量，類似于硅的情況。

碳化硅晶圓廠基礎設施

設備制造商已經為多個 SiC 加工步驟開發了 IP，并在設計和加工方面展開了競爭。盡管 SiC 不完全兼容 CMOS，但 SiC 行業通過進行適應現有晶圓廠所需的相對較小的財務投資，充分利用了 Si 技術工藝和基礎設施。如今，SiC 制造已經成熟，其晶圓廠基礎設施與 Si 類似。集成 SiC 器件制造商與代工廠和無晶圓廠公司共存，設計公司提供可用于加速進入市場的專業知識和 IP（圖 2）。

與硅一起在量產晶圓廠中制造 SiC 器件已成為利用硅制造規模經濟的一種降低成本的模式。通過重新利用舊的、完全折舊的 150 毫米（很快為 200 毫米）硅晶圓廠，可以用支持獨特 SiC 加工步驟所需的相對較小的投資來制造 SiC 功率器件。通過利用成熟的硅量產來最小化制造成本假設晶圓廠的負載接近產能，標準硅和碳化硅工藝在同一條生產線上運行。

此外，匯總批量晶圓廠對 SiC 襯底和外延層的需求有助于降低材料成本。完全折舊的 Si + SiC “容量負載”晶圓廠的制造成本降低，再加上材料成本的降低，可以顯著降低 SiC 器件的價格。這種方法為過時的硅晶圓廠提供了一個新的機會，這些晶圓廠沒有跟上過去 20 年溝道長度縮短的步伐，可以繼續制造傳統的硅部件，同時增加需要相對適中的 ~0.3-μ 設計規則的 SiC 制造。

圖 2：美國 SiC 晶圓廠基礎設施與 Si 類似。它由集成設備制造商、代工廠、無晶圓廠公司和設計公司組成。

概括

SiC 引人注目的效率和系統優勢正在被廣泛采用，從而實現制造規模經濟并降低系統成本。與 Si 相比，晶圓在 SiC 器件總成本中所占的比例過高。碳化硅制造成熟，包括非 CMOS 兼容工藝。

參考

PowerUP 虛擬會議（2022 年 6 月 28 日至 30 日）

審核編輯 黃昊宇