• 532-MIPS由四個獨立子系統組成的四核DSP
• 每個核心都具有三個獨立的高級多總線架構16位數據存儲器總線和一個程序總線
• 40位算術邏輯單元（ALU），包括每個內核40位桶形移位器和兩個40位累加器
• 每個Core有一個17位×17位并行乘法器，耦合到40位加法器，用于非流水線單周期乘法/累加（MAC）操作
• 每個內核都有比較，選擇和存儲用于維特比算子的添加/比較選擇的單位（CSSU）
• 每個核心都有一個指數編碼器來計算單周期40位累加器值的指數值
• 每個內核具有兩個地址發生器，具有八個輔助寄存器和兩個輔助寄存器算術單元（ARAU）
• 總640K字×16位雙存取芯片內存RAM（256K字x 16位共享）內存和每個子系統96K-Word x 16位本地內存
• 單指令重復和塊重復操作
• 使用32位長字操作數的指令
• 使用2或3個操作數讀取的指令
• 快速從中斷返回
• 具有并行存儲和并行加載的算術指令
• 條件存儲指令
• CLKOUT的輸出控制
• 定時器輸出（TOUT）的輸出控制
• 使用IDLE1，IDLE2和IDLE3指令進行功耗控制
• 雙1.6V（內核）和3.3V（I /O）電源用于低功耗，快速操作的電源
• 7.5-ns單周期定點指令
• 二十四通道直接存儲器訪問（DMA），用于無CPU加載的數據傳輸（每個子系統六個通道）
• 十二個多通道緩沖串行端口（McBSP），每個具有128通道選擇功能（每個子系統三個McBSP）
• 16位主機端口接口（ HPI）
• 軟件可編程鎖相環（PLL）提供多種時鐘操作tions（需要外部TTL振蕩器）
• 基于片上掃描的仿真邏輯，IEEE標準1149.1 （JTAG）邊界掃描邏輯
• 四個軟件可編程定時器（每個子系統一個）
• 四個軟件可編程看門狗定時器（每個子系統一個）
• 16個通用I /O（每個子系統4個）
• 采用176引腳塑料薄型四方扁平封裝（LQFP）封裝（PGF后綴）提供
• 提供169球MicroStar BGA ??包裝（GGU后綴）

MicroStar BGA是德州儀器公司的商標。
所有商標均為其各自所有者的財產。
IEEE標準1149.1-1990，標準測試訪問端口和邊界掃描架構。
注意：此數據表是設計用于與 TMS320C5000 DSP系列功能概述（文獻編號SPRU307）結合使用。
注意：信號名稱中的前導“x”表示子系統; x = A，B，C或D，分別用于子系統A，B，C或D.信號名稱中的尾隨“n”表示McBSP;對于McBSP0，McBSP1或McBSP2，n = 0,1或2.