DS90CF384A +3.3V LVDS 接收器 24 位平板顯示 (FPD) 鏈接 - 65MHz

數(shù)據(jù)： DS90CF384A/364A 3.3V LVDS Rcvr 24Bit FPD Link 65MHz/18Bit FPD Link - 65 MHz 數(shù)據(jù)表

描述

DS90CF384A接收器將四個LVDS數(shù)據(jù)流（高達(dá)1.8 Gbps吞吐量或227兆字節(jié)/秒帶寬）轉(zhuǎn)換回并行28位CMOS /TTL數(shù)據(jù)（24位RGB和4位Hsync，Vsync，DE和CNTL）。同樣可用的是DS90CF364A，它將三個LVDS數(shù)據(jù)流（高達(dá)1.3 Gbps吞吐量或170兆字節(jié)/秒帶寬）轉(zhuǎn)換回并行21位CMOS /TTL數(shù)據(jù)（18位RGB和3位Hsync，Vsync和DE）。兩個接收器的輸出均為下降沿選通。上升沿或下降沿選通發(fā)射器（DS90C383A /DS90C363A）將與下降沿選通接收器互操作，無需任何轉(zhuǎn)換邏輯。

DS90CF384A /DS90CF364A器件比上一代接收器增強(qiáng)，并提供更廣泛的數(shù)據(jù)

該芯片組是解決與寬高速TTL接口相關(guān)的EMI和電纜尺寸問題的理想方法。

特性

20至65 MHz移位時鐘支持
接收器輸出時鐘50％占空比
一流的套裝＆amp;在RxOUTPUT上保持時間
Rx功耗<142 mW（典型值）@ 65MHz灰度
Rx掉電模式<200μW（最大值）
ESD額定值> 7 kV（HBM），> 700V（EIAJ）
支持VGA，SVGA，XGA和雙像素SXGA。
PLL不需要外部組件
與TIA /EIA-644 LVDS標(biāo)準(zhǔn)兼容
薄型56引腳或48引腳封裝

所有商標(biāo)均為其各自所有者的財(cái)產(chǎn)。

參數(shù) 與其它產(chǎn)品相比?顯示 SerDes

?
Function
Color Depth (bpp)
Pixel Clock Min (MHz)
Pixel Clock (Max) (MHz)
Input Compatibility
Output Compatibility
Total Throughput (Mbps)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
?

DS90CF384A	DS90CF386
Receiver ? ?	Receiver ? ?
24 ? ?	24 ? ?
20 ? ?	20 ? ?
65 ? ?	85 ? ?
FPD-Link LVDS ? ?	FPD-Link LVDS ? ?
LCMOS LVTTL ? ?	LVCMOS ? ?
1800 ? ?	2380 ? ?
Catalog ? ?	Catalog ? ?
-10 to 70 ? ?	-10 to 70 ? ?
TSSOP ? ?	NFBGA TSSOP ? ?
56TSSOP: 113 mm2: 8.1 x 14(TSSOP) ? ?	64NFBGA: 64 mm2: 8 x 8(NFBGA) 56TSSOP: 113 mm2: 8.1 x 14(TSSOP) ? ?
56TSSOP ? ?	56TSSOP 64NFBGA ? ?