電子發燒友網>電子資料下載>可編程邏輯>EDA-教程>PCB設計規則>高速FPGA電路板設計指南教程免費下載

高速FPGA電路板設計指南教程免費下載

1320780 2019-12-20 | pdf | 1.73 MB | 次下載 | 10積分

資料介紹

　　在過去的五年里，真正的模擬CMOS工藝的發展導致了高速模擬器件在數字領域的應用。150mhz及更高的系統速度已經成為數字邏輯的普遍要求。幾年前被認為是高端和高速的系統現在已經便宜且易于實現。然而，這種快速系統速度的集成給數字世界帶來了模擬系統設計的挑戰。本文件是與高速系統相關的印刷電路板（PCB）布局和設計指南。“高速”不僅僅意味著更快的通信速率（例如，超過1千兆每秒（Gbps））。具有600 ps上升時間的晶體管晶體管邏輯（TTL）信號也被視為高速信號。這就打開了整個PCB仔細而有針對性的板模擬和設計的大門。設計師必須考慮板上的任何不連續性。“時域反射計”和“不連續性”部分解釋了如何消除PCB上的不連續性。一些不連續的來源是過孔、直角彎和無源連接器。“終端”部分解釋了pcb上信號的終端。為了避免反射，終端電阻的放置和選擇至關重要。由于系統需要更高的速度，他們使用差分信號而不是單端信號，因為更好的噪聲裕度和抗擾性。差分信號在跟蹤布局方面需要PCB設計者的特別注意。“跟蹤布局”部分根據跟蹤布局處理差異跟蹤。串擾，可能對單端和差分信號產生同樣的不利影響，也將在本節中討論。所有密集的高速開關（即數百個i/O管腳以高于500 ps的上升和下降時間進行開關）都會對電源電壓產生強大的瞬態變化。這些瞬態變化的發生是因為在較高頻率的信號切換比在較低頻率的信號切換消耗的功率比例更大。因此，設備沒有穩定的功率基準，模擬和數字電路都可以從中獲得功率。這種現象被稱為同時開關噪聲（SSN），“介質材料”部分討論了如何通過仔細的電路板設計來消除這些SSN問題。