在進行 Vivaado HLS 的學習之前，我們先把相應的準備工作做好，所謂工欲善其事，必先利其器，那么開發工具的安裝必然是首要的，這里就不在贅述，這一節我們來講講如何搭建 Modelsim 與 Vivado 聯合仿真環境。

　　Vivado HLS 是 Xilinx 推出的高層次綜合工具，采用 C/C++語言進行 FPGA 設計，HLS 提供了一些 example 樣例方便大家熟悉基本的開發流程，另外關于 HLS 的使用介紹，Xilinx 官方有兩個非常重要的開發文檔，ug871-vivado-high-level-synthesis-tutorial.pdf 和 ug902-vivado-high-level-synthesis.pdf，里面詳細介紹了包括怎樣建立 HLS 工程，怎么編寫 testbench，怎么進行優化等問題。關于優化，上面提到的兩篇 PDF 文檔里介紹的比較詳細，在 HLS 軟件界面，點擊程序所在的文件，在右側邊欄有個 Directive，里面列出了程序中所有用到的變量、函數和循環結構，點擊右鍵可以給其配置。對循環結構，一般選擇 unroll（即展開循環），可以自己設定展開因子 factor。為提高程序的并行化處理，可以給函數選擇 PIPELINE。對應數組，可以設置為 ARRAY_PARTITION，數組維數可以自己設定。HLS 軟件其實很智能的，簡單的結構，一般軟件自己會優化好。每一個優化方案都保存在一個 Solution 里，HLS 可以創建多個 Solution，用于比較不用的優化效果。從工業檢測系統到自動駕駛系統，計算機視覺擁有廣泛的應用領域。而 OpenCV 包含 2500 多個優化的視頻函數的函數庫，并且專門針對臺式機處理器和圖形處理器（Graphic Processing Unit， GPU）進行優化。利用邏輯硬件來加速 OpenCV 的性能在 HLS 上得以實現。 Xilinx 提供的 Vivado HLS 高層次綜合工具能夠通過 C/C++編寫的代碼直接創建 RTL 硬件，顯著提高設計效率；同時，Xilinx ZynqSOC 系列器件嵌入雙核 ARM Cortex-A9 處理器將軟件可編程能力與 FPGA 的硬件可編程能力實現完美結合，以低功耗和低成本等系統優勢實現單芯片無以倫比的系統性能、靈活性、可擴展性，加速圖形處理產品設計上市時間。

　　如下圖所示，OpenCV 在視頻處理系統中可以有四種不同的應用方式。第一種方式中，算法的設計和實現完全依賴于 OpenCV 的函數調用，利用文件的訪問功能進行圖片的輸入、輸出和處理；第二種方式中，算法可以在嵌入式系統（例如 Zynq Base TRD）中實現，利用特定平臺的函數調用訪問輸入輸出圖像，但是，視頻處理的實現依賴于嵌入式系統中處理器（例如 Cortex?-A9）對 OpenCV 功能函數的調用；第三種方式中，處理算法的 OpenCV 功能函數被 Xilinx Vivado HLS 視頻庫函數替換，而 OpenCV 函數則用于訪問輸入和輸出圖像，提供視頻處理算法實現的設計原型。Vivado HLS 提供的視頻庫函數可以被綜合，在對這些函數綜合后，可以將處理程序模塊整合到諸如 Zynq 的可編程邏輯中。這樣，這些程序邏輯塊就可以處理由處理器生產的視頻流、從文件中讀取的數據、外部輸入的實時視頻流。