近年來(lái)隨著便攜式電子產(chǎn)品的迅速普及，電源管理芯片需求急劇增加。電源管理的主要目的是提高功率器件的效率，從而延長(zhǎng)電池壽命和設(shè)備的使用時(shí)間。作為電源管理芯片中最為常見(jiàn)的產(chǎn)品，低壓差線性穩(wěn)壓器，即LDO （low dropout regulator），由于具有電路簡(jiǎn)單，低噪聲及低功耗的優(yōu)點(diǎn)，因此獲得了廣泛的應(yīng)用。然而，傳統(tǒng)的LDO需要外接片外大電容，這樣一方面增加了PCB （Printed Circuit Board）的面積；另一方面也增加了芯片的應(yīng)用成本，而且也難于在SOC （System on Chip）芯片中使用。因此，無(wú)片外電容LDO成為業(yè)界關(guān)注的熱點(diǎn)。 無(wú)片外電容LDO的設(shè)計(jì)存在兩個(gè)難點(diǎn)。首先，傳統(tǒng)LDO環(huán)路主極點(diǎn)位于輸出節(jié)點(diǎn)，利用外接大電容的等效電阻產(chǎn)生一個(gè)左半平面零點(diǎn)進(jìn)行頻率補(bǔ)償，而無(wú)片外電容LDO的環(huán)路穩(wěn)定性就必須重新考慮。其次，當(dāng)LDO的負(fù)載電流發(fā)生瞬態(tài)跳變時(shí)，傳統(tǒng)LDO主要利用片外電容進(jìn)行充放電，以減小輸出電壓的過(guò)沖和尖峰。但對(duì)于無(wú)片外電容LDO，就必須通過(guò)提高環(huán)路的響應(yīng)速度來(lái)提高瞬態(tài)響應(yīng)速度，但單純提高帶寬會(huì)導(dǎo)致電路功耗的增加。因此，業(yè)界通常會(huì)設(shè)計(jì)一個(gè)擺率增強(qiáng)模塊，在負(fù)載電流突變時(shí)大幅度增加誤差放大器的擺率，以提高LDO的瞬態(tài)響應(yīng)速度；而在正常供電時(shí)，擺率增強(qiáng)模塊不工作，以節(jié)省功耗。本文首先在這兩個(gè)方面做了深入調(diào)研，對(duì)前人提出的結(jié)構(gòu)和電路進(jìn)行討論分析，在此基礎(chǔ)上提出了新的電路結(jié)構(gòu)。 本論文所設(shè)計(jì)的低功耗無(wú)片外電容LDO用于為一款低功耗SIGMA-DELTA ADC中的數(shù)字電路供電。電路基于MXIC0.35μm標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)，設(shè)計(jì)輸出電壓3.3V，最大負(fù)載電流5mA，電源電壓在2.7V~5.5V之間變化。整體電路分為帶隙基準(zhǔn)源和LDO主體電路兩部分，帶隙基準(zhǔn)源為L(zhǎng)DO提供一個(gè)與溫度及電源無(wú)關(guān)的參考電壓。其中帶隙基準(zhǔn)源為低功耗結(jié)構(gòu)，電流消耗僅為12μA。LDO主體電路中設(shè)計(jì)了一個(gè)擺率增強(qiáng)模塊，可以大大增加負(fù)載電流瞬態(tài)突變時(shí)誤差放大器的擺率，有效提高了LDO的瞬態(tài)響應(yīng)速度，從而降低了輸出電壓的尖峰和過(guò)沖。與相關(guān)文獻(xiàn)中的LDO相比，本文設(shè)計(jì)的LDO其擺率增強(qiáng)模塊具有結(jié)構(gòu)簡(jiǎn)單，性能良好的特點(diǎn)。另外，通過(guò)將誤差放大器偏置在亞閾值區(qū)，有效降低了整體電路的功耗。通過(guò)利用CADENCE仿真驗(yàn)證，本文設(shè)計(jì)的LDO壓差電壓低于100mV，LDO電路的電流消耗為31μA，負(fù)載電流瞬態(tài)突變時(shí)輸出電壓尖峰小于100mV，滿足應(yīng)用要求。+