CN0251 可使用其它集成PGA的24位或較低分辨率的Σ-Δ型ADC，例如AD7190、AD7193、AD7797和 AD7799。如果無需對輸入信號進(jìn)行衰減， 則可使用功耗低于AD8475 的 AD8476。 在無需衰減和高輸入阻抗的應(yīng)用中，可將AD7192直接連接到傳感器，以避免模擬前端調(diào)理電路引入的噪聲。例如，滿量程輸出電壓較小的稱重傳感器無需衰減，因此可以直接連接到AD7192差分輸入端(參見 CN-0102、CN-0107、CN-0108、CN-0118、CN-0119和 CN-0155 ) 該電路測試設(shè)置使用 EVAL-CN0251-SDPZ電路評估板和系統(tǒng)演示平臺(SDP)評估板( EVAL-SDP-CB1Z)。這兩片板具有120引腳的對接連接器，可以快速完成設(shè)置并評估電路性能 EVAL-CN0251-SDPZ 板包含要評估的電路，如本電路筆記所述；SDP評估板與CN-0251 評估軟件一起使用，可從 EVAL-CN0251-SDPZ 中獲取數(shù)據(jù)。SDP也用于控制 AD7792 ADC中的多路復(fù)用器輸入和各種功能。 設(shè)備要求 需要以下設(shè)備： 帶USB端口的Windows XP、Windows Vista(32位)或Windows 7(32位)PC。 EVAL-CN0251-SDPZ 電路評估板。 EVAL- SDP-CB1Z SDP評估板。 直流電源：+15 V、-15 V和+6 V。 CN-0251評估軟件。 開始使用 將 CN-0251 評估軟件光盤放進(jìn)PC的光盤驅(qū)動器，加載評估軟件。找到包含評估軟件光盤的驅(qū)動器，打開Readme文件。按照Readme文件中的說明安裝和使用評估軟件。 功能框圖 圖4為測試設(shè)置功能框圖。EVAL-CN0251-SDPZ-SCH.pdf文件包含EVAL-CN0251-SDPZ的詳細(xì)原理圖。此文件位于CN-0251設(shè)計支持包中：www.analog.com/CN0251-DesignSupport ? 圖4. 測試設(shè)置功能框圖 ? 設(shè)置 將 EVAL-CN0251-SDPZ 上的120引腳連接器連接到 EVAL-SDP-CB1Z (SDP) 上的CONA連接器。使用尼龍五金配件通過120引腳連接器兩端的孔牢牢固定這兩片板。將直流輸出電源成功設(shè)置為+15 V、-15 V和+6 V輸出后，關(guān)閉電源。 在斷電情況下，將+15 V電源連接到J3的+15VA引腳，將-15V電源連接到J3的-15VA引腳，將GND連接到J3的AGND引腳。此外，在斷電情況下，將6 V電源連接到J2。接通電源，然后將SDP板附帶的USB電纜連接到PC上的USB端口。接通 EVAL-CN0251-SDPZ 的直流電源之前，請勿將該USB電纜連接到SDP板上的微型USB連接器。 測試 設(shè)置好電源并將它連接到 EVAL-CN0251-SDPZ 后，啟動評估軟件，并通過USB電纜將PC連接到SDP板上的微型USB連接器。如果設(shè)備管理器中列出了Analog Devices SystemDevelopment Platform驅(qū)動器，軟件將能與SDP板通信。 一旦USB通信建立，就可以使用SDP來發(fā)送、接收和捕捉來自 EVAL-CN0251-SDPZ 的串行數(shù)據(jù)。然后，連接信號源以便進(jìn)行測量。 有關(guān)SDP的信息，請訪問 www.analog.com/SDP。 該電路包含一個ADG1409多路復(fù)用器、一個AD8226儀表放大器、一個AD8475差動放大器、一個AD7192 Σ-Δ型ADC(使用ADR444基準(zhǔn)電壓源)以及 ADP1720穩(wěn)壓器。只需少量外部元件來提供保護(hù)、濾波和去耦，使得該電路具有高集成度，而且所需的電路板(印刷電路板[PCB])面積較小。 穩(wěn)壓器和基準(zhǔn)電壓源的選擇 該電路選擇ADP1720-5作為5 V穩(wěn)壓器。它是一款高壓、微功耗、低壓差線性穩(wěn)壓器，適合工業(yè)應(yīng)用。 該電路選擇4.096V ADR444作為基準(zhǔn)電壓源。它是一款超低噪聲、高精度、低壓差器件，特別適合高分辨率、∑-△型ADC和精密數(shù)據(jù)采集系統(tǒng)。 輸入開關(guān)和保護(hù) ADG1409 多路復(fù)用器擁有2位二進(jìn)制地址線，可用于選擇四種可能的輸入通道之一。該設(shè)計還包括外部保護(hù)功能，如標(biāo)準(zhǔn)二極管和瞬態(tài)電壓抑制器，用以增強電路的魯棒性。這些在圖1中并未顯示，但是在CN0251設(shè)計支持包的詳細(xì)原理圖及其它文檔中有所展示。 ADG1409多路復(fù)用器配置為接收四路差分輸入信號：(VS1A?VS1B)、(VS2A?VS2B)、(VS3A?VS3B)和(VS4A?VS4B)。多路復(fù)用器的輸出(DA和DB)施加于 AD8226儀表放大器的輸入端。 AD8226輸入儀表放大器 外部RG電阻設(shè)置D8226的增益。對于該電路，省略了RG，且儀表放大器級的增益為1。因此，AD8226的輸出為VSxA–VSxB，其中x為輸入通道編號。 AD8226的差分輸入由兩個4.02k電阻和一個10nF電容進(jìn)行濾波，這些電阻和電容構(gòu)成一個截止頻率為2.0kHz的單極點RC濾波器。兩個1nF電容增加了截止頻率為40kHz的共模濾波。 AD7192ADC PGA增益配置 AD7192配置為接收差分模擬輸入，以匹配來自AD8475的差分輸出信號。AD7192的滿量程輸入范圍為±VREF/增益，其中±VREF=REFINx(+)-REFINx(-)。 AD7192中的緩沖器使能時，輸入通道會驅(qū)動緩沖放大器的高阻抗輸入級，此模式下的絕對輸入電壓范圍將限制在AGND+250mV至AVDD-250mV。增益級使能后，緩沖器輸出將施加于PGA的輸入端，模擬輸入范圍必須限制在±(AVDD-1.25V)/增益以內(nèi)，因為PGA需要額外的裕量。因此，采用4.096V基準(zhǔn)電壓源和5V電源時，為了最充分地利用ADC的動態(tài)范圍，可按表1所示對信號進(jìn)行衰減或放大。 body { font-family:Arial, Helvetica, sans-serif; } H3 { FONT-WEIGHT: bold; FONT-SIZE: 18px } table.nopad { border:1px solid #000000; border-collapse:collapse; padding: 3px; vertical-align: middle; font-family:Arial, Helvetica, sans-serif; font-size: 12px; } table.nopad td{ text-align:left; vertical-align:middle; border:1px solid #000000; padding: 3px; } table.nopad th{ text-align:center; vertical-align:middle; border:1px solid #000000; color:#ffffff; background-color:#005b95; padding: 5px; } 表1. AD8475和 AD7192內(nèi)置PGA的各種輸入范圍增益配置 ?輸入范圍(VSxA ? VSxB) ?AD8475增益 ?AD7192增益 ?PGA輸出范圍，雙極性模式(V) ?±10 V ?0.4 ?1 ?±4 ?±5 V ?0.8 ?1 ?±4 ?±1 V ?0.4 ?8 ?±3.2 ?±500 mV ?0.8 ?8 ?±3.2 ?±250 mV ?0.8 ?16 ?±3.2 ?±125 mV ?0.8 ?32 ?±3.2 ?±62.5 mV ?0.8 ?64 ?±3.2 ?±31.25 mV ?0.8 ?128 ?±3.2 差分衰減放大器 為了驅(qū)動低壓ADC，±0V或±5V信號需要進(jìn)行衰減和電平轉(zhuǎn)換。若將差動放大器配置與精密電阻配合使用，勢必會因電阻之間出現(xiàn)失配而導(dǎo)致CMR性能下降。AD8475電平轉(zhuǎn)換器/衰減器集成精密激光調(diào)整匹配電阻，可確保低增益誤差、低增益漂移(最大33ppm/°C)和高CMR特性。 AD8475提供兩個引腳可選的增益選項，即0.4和0.8。VOCM引腳用于調(diào)整精密電平轉(zhuǎn)換的輸出共模電壓，以便匹配ADC的輸入范圍，并使動態(tài)范圍最大化。此引腳可保持懸空，并利用一個精密分壓器進(jìn)行內(nèi)部偏置，該分壓器由電源與地之間的兩個200M電阻組成，從而在該引腳上提供中間電源電壓。 由兩個100電阻和一個1F電容組成的一個單極點差分RC濾波器充當(dāng)AD7192的抗混疊和降噪濾波器，其截止頻率為800Hz。兩個10nF電容提供截止頻率為160kHz的共模濾波。 濾波器、輸出數(shù)據(jù)速率和建立時間 AD7192 Σ-Δ型ADC由調(diào)制器和數(shù)字濾波器組成。輸出數(shù)據(jù)速率(fADC)和建立時間(tSETTLE)與濾波器配置及斬波配置有關(guān)。表2顯示了不同配置情況下的輸出數(shù)據(jù)速率和建立時間計算情況。 body { font-family:Arial, Helvetica, sans-serif; } H3 { FONT-WEIGHT: bold; FONT-SIZE: 18px } table.nopad { border:1px solid #000000; border-collapse:collapse; padding: 3px; vertical-align: middle; font-family:Arial, Helvetica, sans-serif; font-size: 12px; } table.nopad td{ text-align:left; vertical-align:middle; border:1px solid #000000; padding: 3px; } table.nopad th{ text-align:center; vertical-align:middle; border:1px solid #000000; color:#ffffff; background-color:#005b95; padding: 5px; } 表2. 不同配置的輸出數(shù)據(jù)速率和建立時間 ?斬波濾波器選項 ?SINC3 ?SINC4 ?禁用 fADC = fCLK/(1024 × FS[9:0]) tSETTLE = 3/fADC fADC = fCLK/(1024 × FS[9:0]) tSETTLE = 4/fADC ?使能 fADC = fCLK/(3 × 1024 × FS[9:0]) tSETTLE = 2/fADC fADC = fCLK/(4 × 1024 × FS[9:0]) tSETTLE = 2/fADC 布局考慮 該電路或其它任何高速/高分辨率電路的性能都高度依賴于適當(dāng)?shù)腜CB布局，包括但不限于電源旁路、信號路由以及適當(dāng)?shù)碾娫磳雍徒拥貙印Ｓ嘘P(guān)PCB布局的詳情，請參見指南 MT-031 和 MT-101以及“ 高速印刷電路板布局實用指南”一文。 系統(tǒng)性能 24位 AD7192 Σ-Δ 型ADC可在該電路中提供非常好的性能。有關(guān)Σ-Δ 型ADC的更多詳情， 請參見指南 MT-022 和 MT-023。 在配置設(shè)為斬波禁用、輸出數(shù)據(jù)速率為4.7 Hz、增益為1且采用一個SINC4濾波器的情況下，噪聲性能如圖2所示，500個樣本的噪聲分布直方圖則如圖3所示。該電路中測得的峰峰值噪聲約為3.9 μV(見圖2)，均方根噪聲為860 nV。這相當(dāng)于峰峰值(無噪聲碼)分辨率為20位，均方根分辨率為23位。表3顯示了斬波禁用且采用一個SINC4濾波器時一些數(shù)據(jù)速率和增益設(shè)置條件下的AD7192均方根噪聲。 圖2. 噪聲輸出(VREF = 4.096 V, AVDD = 5 V, Output Data Rate = 4.7 Hz, a Rate = 4.7 Hz, ? 圖3. 噪聲直方圖(VREF = 4.096 V，AVDD =5 V，輸出數(shù)據(jù)速率 = 4.7Hz，增益 = 1，斬波禁用，SINC4濾波器) ? body { font-family:Arial, Helvetica, sans-serif; } H3 { FONT-WEIGHT: bold; FONT-SIZE: 18px } table.nopad { border:1px solid #000000; border-collapse:collapse; padding: 3px; vertical-align: middle; font-family:Arial, Helvetica, sans-serif; font-size: 12px; } table.nopad td{ text-align:left; vertical-align:middle; border:1px solid #000000; padding: 3px; } table.nopad th{ text-align:center; vertical-align:middle; border:1px solid #000000; color:#ffffff; background-color:#005b95; padding: 5px; } 表3. 斬波禁用且采用一個SINC4濾波器時不同輸出數(shù)據(jù)速率和增益設(shè)置條件下的AD7192系統(tǒng)均方根分辨率(減去2.7位以獲取峰峰值或無噪聲碼分辨率) ?濾波器字(十進(jìn)制) ?輸出數(shù)據(jù)速率(Hz) 建立時間(ms)? 增益 1? ?增益 8 增益 16? 增益 32? ?增益 64 增益 128? ?1023 ?4.7 ?852.5 ?23.0 ?21.8 ?20.4 ?19.7 ?18.8 ?17.4 ?640 ?7.5 ?533 ?22.5 ?21.5 ?20? ?19.5? ?18.5 ?17.2 ?96 ?50 ?80 ?22.3 ?20.9 ?19.8 ?19.3 ?18.2 ?17 ?16 ?300 ?13.3 ?21.8 ?20.2 ?19.3 ?18.6 ?17.6 ?16.8 ?5 ?960 ?4.17 ?20.9 ?19.8 ?18.9 ?18 ?17.2 ?16.2 ?1 ?4800 ?0.83 ?19.2 ?19.0 ?18.4 ?17.6 ?16.6 ?15.8 CN0251 24 位、4.7 Hz、4 通道模擬數(shù)據(jù)采集系統(tǒng) CN0251 | circuit note and reference circuit info 24 位、4.7 Hz、4 通道模擬數(shù)據(jù)采集系統(tǒng) | Analog Devices 圖1所示電路是一種靈活的信號調(diào)理電路，用于處理寬動態(tài)范圍(從幾mV p-p到20 V p-p)的信號。該電路利用高分辨率模數(shù)轉(zhuǎn)換器(ADC)的內(nèi)部可編程增益放大器(PGA)來提供必要的調(diào)理和電平轉(zhuǎn)換并實現(xiàn)動態(tài)范圍。 在過程控制和工業(yè)自動化應(yīng)用中，±10 V滿量程信號非常常見；然而，有些情況下，信號可能小到只有幾mV。用現(xiàn)代低壓ADC處理±10 V信號時，必須進(jìn)行衰減和電平轉(zhuǎn)換。但是，對小信號而言，需要放大才能利用ADC的動態(tài)范圍。因此，在輸入信號的變化范圍較大時，需要使用帶可編程增益功能的電路。 此外，小信號可能具有較大的共模電壓擺幅；因此需要較高的共模抑制(CMR)性能。在某些源阻抗較大的應(yīng)用中，模擬前端輸入電路也需要具有高阻抗。 圖1. 適合寬工業(yè)范圍信號調(diào)理的靈活模擬前端電路 ? 圖1所示電路解決了所有這些難題，并提供了可編程增益、高CMR和高輸入阻抗。輸入信號經(jīng)過4通道ADG1409 多路復(fù)用器進(jìn)入 AD8226低成本、寬輸入范圍儀表放大器。AD8226低成本、寬輸入范圍儀表放大器。AD8226提供高達(dá)80dB的高共模抑制(CMR)和非常高的輸入阻抗(差模800ΩM和共模400ΩM)。寬輸入范圍和軌到軌輸出使得AD8226可以充分利用供電軌。 AD8475是一款全差分衰減放大器，集成精密增益電阻，可提供精密衰減(G=0.4或G=0.8)、共模電平轉(zhuǎn)換及單端差分轉(zhuǎn)換功能。AD8475是一種易于使用、完全集成的精密增益模塊，采用單電源供電時，最高可處理±10 V的信號電平。因此，AD8475適用于衰減來自AD8226且最高20Vp-p的信號，同時維持高CMR性能并提供差分輸出來驅(qū)動差分輸入ADC。 AD7192是一款內(nèi)置PGA的24位Σ-Δ型ADC。片內(nèi)低噪聲增益級(G = 1、8、16、32、64或128)意味著可直接向該ADC輸入小信號。 結(jié)合上述器件，對幅度會變化的信號而言，該電路可以提供非常好的性能且易于配置。該電路適合工業(yè)自動化、過程控制、儀器儀表和醫(yī)療設(shè)備應(yīng)用。 CN0251

圖1所示電路是一種靈活的信號調(diào)理電路，用于處理寬動態(tài)范圍(從幾mV p-p到20 V p-p)的信號。該電路利用高分辨率模數(shù)轉(zhuǎn)換器(ADC)的內(nèi)部可編程增益放大器(PGA)來提供必要的調(diào)理和電平轉(zhuǎn)換并實現(xiàn)動態(tài)范圍。

在過程控制和工業(yè)自動化應(yīng)用中，±10 V滿量程信號非常

• 4通道寬動態(tài)范圍
• 工業(yè)信號電平
• 提供高CMR的儀表放大器輸入級

(analog)