完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > vhdl
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,誕生于1982年。1987年底,VHDL被IEEE和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。
文章:304個(gè) 瀏覽:128346次 帖子:559個(gè)
Verilog與VHDL的比較 Verilog HDL編程技巧
Verilog 與 VHDL 比較 1. 語法和風(fēng)格 Verilog :Verilog 的語法更接近于 C 語言,對(duì)于有 C 語言背景的工程師來說,學(xué)習(xí)...
Verilog到VHDL轉(zhuǎn)換的經(jīng)驗(yàn)與技巧總結(jié)
Verilog與VHDL語法是互通且相互對(duì)應(yīng)的,如何查看二者對(duì)同一硬件結(jié)構(gòu)的描述,可以借助EDA工具,如Vivado,打開Vivado后它里面的語言模板...
基于FPGA VHDL的ASK調(diào)制與解調(diào)
ASK即“幅移鍵控”又稱為“振幅鍵控”,也有稱為“開關(guān)鍵控”(通斷鍵控)的,所以又記作OOK信號(hào)。ASK是一種相對(duì)簡(jiǎn)單的調(diào)制方式。
HDL(VHSIC Hardware Description Language)是一種硬件描述語言,主要用于描述數(shù)字電路和系統(tǒng)的結(jié)構(gòu)、行為和功能。它是一...
基于FPGA的USB接口控制器設(shè)計(jì)(VHDL)
由于 PDIUSBD12 在讀寫時(shí)序上有時(shí)間限制,例如每次讀寫操作之間的間隔不能小于 500ns,而 FPGA 的系統(tǒng)時(shí)鐘一般頻率都比較高,所以不能直接...
fpga的開發(fā)流程有哪些步驟?fpga和嵌入式系統(tǒng)的區(qū)別在哪里?
fpga和嵌入式系統(tǒng)的區(qū)別有哪些?小編先帶大家了解一下。 FPGA和嵌入式系統(tǒng)在電子信息工程領(lǐng)域有著不同的應(yīng)用和特點(diǎn)。 FPGA,即現(xiàn)場(chǎng)可編程門陣列,是...
2023-10-24 標(biāo)簽:fpga嵌入式嵌入式系統(tǒng) 2601 0
用VHDL語言創(chuàng)建一個(gè)8位算術(shù)邏輯單元(ALU)
在這個(gè)項(xiàng)目中,我們用 VHDL 語言創(chuàng)建一個(gè) 8 位算術(shù)邏輯單元 (ALU),并在連接到帶有輸入開關(guān)和 LED 顯示屏的定制 PCB 的 Altera ...
FPGA協(xié)處理的優(yōu)勢(shì)有哪些?如何去使用FPGA協(xié)處理?
傳統(tǒng)的、基于通用DSP處理器并運(yùn)行由C語言開發(fā)的算法的高性能DSP平臺(tái),正在朝著使用FPGA預(yù)處理器和/或協(xié)處理器的方向發(fā)展。這一最新發(fā)展能夠?yàn)楫a(chǎn)品提供...
基于VHDL語言用FPGA制作SPI-ASI接口轉(zhuǎn)換器
本文在分析ASI發(fā)送系統(tǒng)機(jī)理的基礎(chǔ)之上,提出一種使用FPGA完成ASI發(fā)送系統(tǒng)的實(shí)現(xiàn)方案,并使用VHDL語言在Altara的FPGA上實(shí)現(xiàn)了硬件電路。 ...
幾年前設(shè)計(jì)專用集成電路(ASIC) 還是少數(shù)集成電路設(shè)計(jì)工程師的事, 隨著硅的集成度不斷提高,百萬門的ASIC 已不難實(shí)現(xiàn), 系統(tǒng)制造公司的設(shè)計(jì)人員正越...
BSDL文件可以在一些邊界掃描的軟件中被使用,如XJTAG,TopJTAG等等,通過加載對(duì)應(yīng)的BSDL文件可以實(shí)現(xiàn)對(duì)芯片外部所有管腳的讀取和控制。具體使...
VHDL與Verilog硬件描述語言TestBench的編寫
VHDL與Verilog硬件描述語言在數(shù)字電路的設(shè)計(jì)中使用的非常普遍,無論是哪種語言,仿真都是必不可少的。而且隨著設(shè)計(jì)復(fù)雜度的提高,仿真工具的重要性就越...
VHDL 的一個(gè)強(qiáng)大功能是用庫來組織 RTL 的不同部分。通過使用庫,不同的設(shè)計(jì)人員可以做這個(gè)工程中自己負(fù)責(zé)的那部分工作,而不必?fù)?dān)心會(huì)在命名方面與其他設(shè)...
eda技術(shù)與vhdl基礎(chǔ) eda的主要功能優(yōu)點(diǎn) 現(xiàn)代EDA技術(shù)的特點(diǎn)有哪些
EDA技術(shù)和VHDL是緊密相連的。在EDA設(shè)計(jì)中,VHDL通常用于描述數(shù)字電路的功能和行為,并通過邏輯分析器、仿真器等工具進(jìn)行仿真、分析和驗(yàn)證。EDA技...
2023-08-09 標(biāo)簽:電路設(shè)計(jì)仿真器eda 1995 0
一種基于Petri網(wǎng)的并行控制器的VHDL實(shí)現(xiàn)
Petri網(wǎng)是離散事件系統(tǒng)建模的重要工具,本文使用硬件描述語言VHDL實(shí)現(xiàn)了基于Petri網(wǎng)的并行控制器。文中通過一個(gè)液位控制系統(tǒng)實(shí)例具體介紹了這一方法...
深入開源處理器內(nèi)部,RISC-V技術(shù)分析
FPGA技術(shù)與(V)HDL的結(jié)合在電子專家中很受歡迎,RISC-V為專業(yè)應(yīng)用增加了開源途徑。在本文中,我們測(cè)試了一些在Elektor的“Alchitry...
IC設(shè)計(jì)工程師需要具備的知識(shí)架構(gòu)
作為一個(gè)真正合格的數(shù)字IC設(shè)計(jì)工程師,你永遠(yuǎn)都需要去不斷學(xué)習(xí)更加先進(jìn)的知識(shí)和技術(shù)。因此,這里列出來的技能永遠(yuǎn)都不會(huì)是完整的。我盡量每年都對(duì)這個(gè)列表進(jìn)行一...
2023-01-21 標(biāo)簽:IC設(shè)計(jì)Verilogvhdl 1232 0
幾乎所有的芯片設(shè)計(jì)、芯片驗(yàn)證工程師,每天都在和VCS打交道,但是由于驗(yàn)證環(huán)境的統(tǒng)一化管理,一般將不同的編譯仿真選項(xiàng)集成在一個(gè)文件里,只需要一兩個(gè)人維護(hù)即...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |