完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > vhdl
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,誕生于1982年。1987年底,VHDL被IEEE和美國國防部確認為標準硬件描述語言 。
文章:304個 瀏覽:128346次 帖子:559個
在學(xué)習(xí)一門技術(shù)之前我們往往從它的編程語言入手,比如學(xué)習(xí)單片機時,我們往往從匯編或者C語言入門。
VHDL語言與DDS技術(shù)結(jié)合產(chǎn)生的的BPSK信號
直接數(shù)字式頻率合成器(Direct Digitalfrequency Synthesizer,DDS)是從相位概念出發(fā),直接合成所需波形的頻率合成技術(shù)。...
綜合(Synthesis)是指將RTL設(shè)計轉(zhuǎn)換為門級描述。Vivado開發(fā)套件中的綜合工具是一款時序驅(qū)動型、專為內(nèi)存使用率和性能優(yōu)化的綜合工具,支持Sy...
采用VHDL語言和PLD的可控納秒級脈沖信號發(fā)生器的設(shè)計
設(shè)計采用的XILINX公司的復(fù)雜可編程邏輯器件(CPLD)幾乎可適用于所有的門陣列和各種規(guī)模的數(shù)字集成電路,他以其編程方便、集成度高、速度快、價格低等特...
應(yīng)用VHDL語言設(shè)計數(shù)字系統(tǒng),大部分設(shè)計工作可在計算機上完成,從而縮短系統(tǒng)開發(fā)時間,提高工作效率。下面介紹基于VHDL設(shè)計交通燈控制器的一種方案,并給...
生成語句(GENERATE)是一種可以建立重復(fù)結(jié)構(gòu)或者是在多個模塊的表示形式之間進行選擇的語句。由于生成語句可以用來產(chǎn)生多個相同的結(jié)構(gòu),因此使用生成語句...
基于FPGA的等精度頻率計的設(shè)計與實現(xiàn)
本文介紹了一種利用FPGA實現(xiàn)DC~100 MHz的自動切換量程數(shù)字等精度頻率計的實現(xiàn)方法,并給出實現(xiàn)代碼。整個系統(tǒng)在研制的CPLD/FPGA實驗開發(fā)系...
各種 IP Core和參考設(shè)計 以下各種 IP Core和參考設(shè)計是由相關(guān)設(shè)計者提供,可以免費下載學(xué)習(xí)或使用。 [使用注意事項] 大部分設(shè)計是針
集中式插入法幀同步系統(tǒng)的原理、工作流程及利用VHDL和FPGA進行設(shè)計
一般來講,幀同步在位同步之后才能進行。雖然信號的頻率很容易由位同步信號經(jīng)過分頻得到,但是幀的起始和末尾時刻則無法由位同步信號分頻確定。幀同步的主要任務(wù)就...
隨著微電子技術(shù)的迅速發(fā)展,人們對數(shù)字系統(tǒng)的需求也在提高。不僅要有完善的功能,而且對速度也提出了很高的要求。對于大部分數(shù)字系統(tǒng),都可以劃分為控制單元和數(shù)據(jù)...
開關(guān)控制數(shù)碼管的VHDL程序的設(shè)計與實現(xiàn)
本文主要介紹了開關(guān)控制數(shù)碼管的VHDL程序的設(shè)計與實現(xiàn)。VHDL是一種應(yīng)用廣泛的硬件描述語言,設(shè)計者可以通過它編寫代碼,通過模擬器仿真驗證其功能,完成邏...
2018-01-15 標簽:數(shù)碼管vhdl開關(guān)控制 5547 0
基于VHDL的交通燈控制器設(shè)計方案、源程序與仿真分析介紹
應(yīng)用VHDL語言設(shè)計數(shù)字系統(tǒng),大部分設(shè)計工作可在計算機上完成,從而縮短系統(tǒng)開發(fā)時間,提高工作效率。下面介紹基于VHDL設(shè)計交通燈控制器的一種方案,并給出...
對于Vivado Hls來說,輸入包括Tesbench,C/C++源代碼和Directives,相應(yīng)的輸出為IP Catalog,DSP和SysGen,...
FPGA開發(fā)Vivado的仿真設(shè)計案例分析
仿真功能概述 仿真FPGA開發(fā)中常用的功能,通過給設(shè)計注入激勵和觀察輸出結(jié)果,驗證設(shè)計的功能性。Vivado設(shè)計套件支持如下仿真工具:Vivado Si...
用FPGA器件與VHDL語言實現(xiàn)曼徹斯特碼編解碼器的設(shè)計
曼徹斯特碼編碼、解碼器是1553B總線接口中不可缺少的重要組成部分。曼徹斯特碼編解碼器設(shè)計的好壞直接影響總線接口的性能。本文介紹的是MIL-STD-15...
采用VHDL語言實現(xiàn)多功能可變模計數(shù)器設(shè)計并進行仿真驗證
隨著電子技術(shù)、計算機技術(shù)和EDA技術(shù)的不斷發(fā)展,利用FPGA/CPLD進行數(shù)字系統(tǒng)的開發(fā)已被廣泛應(yīng)用于通信、航天、醫(yī)療電子、工業(yè)控制等領(lǐng)域。與傳統(tǒng)電路設(shè)...
利用FPGA與VHDL語言實現(xiàn)多按鍵狀態(tài)識別系統(tǒng)設(shè)計
FPGA采用Altera公司EPF10K30ATC144,該器件內(nèi)核采用3.3 V供電,端口電壓為3.3V可承受5 V輸入高電平,其工作頻率高達100 ...
采用VHDL語言和FPGA芯片的2FSK調(diào)制解調(diào)器實現(xiàn)方案介紹
在通信系統(tǒng)中,基帶數(shù)字信號在遠距離傳輸,特別是在有限帶寬的高頻信道如無線或光纖信道上傳輸時,必須對數(shù)字信號進行載波調(diào)制,這在日常生活和工業(yè)控制中被廣泛采...
2019-05-03 標簽:fpga調(diào)制解調(diào)器vhdl 4888 0
基于CPLD和VHDL的智能撥號報警系統(tǒng)的設(shè)計與實現(xiàn)
本文采用CPLD控制核心實現(xiàn)了智能報警系統(tǒng)。由于利用EDA技術(shù)進行系統(tǒng)設(shè)計,外圍器件少、體積小、功耗低、可靠性高。通過修改VHDL源程序就可以增加一些新...
2013-02-20 標簽:CPLD報警系統(tǒng)VHDL 4817 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |