完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > vhdl
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,誕生于1982年。1987年底,VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。
文章:304個(gè) 瀏覽:128346次 帖子:559個(gè)
幾年前設(shè)計(jì)專用集成電路(ASIC) 還是少數(shù)集成電路設(shè)計(jì)工程師的事, 隨著硅的集成度不斷提高,百萬門的ASIC 已不難實(shí)現(xiàn), 系統(tǒng)制造公司的設(shè)計(jì)人員正越...
在Altera CycIone II系列FPGA中用VHDL實(shí)現(xiàn)E2PROM控制器的設(shè)計(jì)
E2PROM存儲(chǔ)器存儲(chǔ)單元的損壞主要是由頻繁的寫操作造成的。若要解決問題,首先耍避免對(duì)同一單元進(jìn)行頻繁的擦寫,降低存儲(chǔ)單元損壞的可能;其次當(dāng)某些單元損壞...
IC設(shè)計(jì)工程師需要具備的知識(shí)架構(gòu)
作為一個(gè)真正合格的數(shù)字IC設(shè)計(jì)工程師,你永遠(yuǎn)都需要去不斷學(xué)習(xí)更加先進(jìn)的知識(shí)和技術(shù)。因此,這里列出來的技能永遠(yuǎn)都不會(huì)是完整的。我盡量每年都對(duì)這個(gè)列表進(jìn)行一...
2023-01-21 標(biāo)簽:IC設(shè)計(jì)Verilogvhdl 1232 0
BSDL文件可以在一些邊界掃描的軟件中被使用,如XJTAG,TopJTAG等等,通過加載對(duì)應(yīng)的BSDL文件可以實(shí)現(xiàn)對(duì)芯片外部所有管腳的讀取和控制。具體使...
基于可編程邏輯器件CPLD芯片和VHDL語言實(shí)現(xiàn)彩燈控制器系統(tǒng)的設(shè)計(jì)
彩燈作為一種景觀,安裝在建筑物的適當(dāng)?shù)胤揭皇亲鳛檠b飾增添節(jié)日氣氛,二是有一種廣告宣傳的作用,也可用在舞臺(tái)上增強(qiáng)晚會(huì)燈光效果。實(shí)現(xiàn)彩燈控制的方案很多,不同...
基于EP1K30TC144-3芯片實(shí)現(xiàn)溫控定時(shí)噴灌系統(tǒng)的設(shè)計(jì)和仿真分析
FPGA是新型的可編程邏輯器件,能夠?qū)⒋罅康倪壿嫻δ芗捎趩蝹€(gè)器件中,它所提供的門數(shù)從幾百門到上百萬門,符合系統(tǒng)芯片(SOC—System On Chi...
基于復(fù)雜可編程邏輯器件和VHDL語言實(shí)現(xiàn)半整數(shù)分頻器的設(shè)計(jì)
在數(shù)字系統(tǒng)設(shè)計(jì)中,根據(jù)不同的設(shè)計(jì)需要,經(jīng)常會(huì)遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等,有的還要求等占空比。在基于cpld(復(fù)雜可編程邏輯器件)的數(shù)字系統(tǒng)設(shè)計(jì)...
深入開源處理器內(nèi)部,RISC-V技術(shù)分析
FPGA技術(shù)與(V)HDL的結(jié)合在電子專家中很受歡迎,RISC-V為專業(yè)應(yīng)用增加了開源途徑。在本文中,我們測(cè)試了一些在Elektor的“Alchitry...
VHDL 的一個(gè)強(qiáng)大功能是用庫來組織 RTL 的不同部分。通過使用庫,不同的設(shè)計(jì)人員可以做這個(gè)工程中自己負(fù)責(zé)的那部分工作,而不必?fù)?dān)心會(huì)在命名方面與其他設(shè)...
在測(cè)控系統(tǒng)中用IP核實(shí)現(xiàn)D/A轉(zhuǎn)換
摘要:采用數(shù)字化技術(shù)、在測(cè)控系統(tǒng)中用IP核實(shí)現(xiàn)D/A轉(zhuǎn)換,并且在1片可編程邏輯器件中實(shí)現(xiàn)。它不受溫度的影響,既可保持高分辨率,又可降低對(duì)電路精度和穩(wěn)
基于Xilinx Spartan系列FPGA和VHDL語言設(shè)計(jì)衛(wèi)星數(shù)據(jù)存儲(chǔ)糾錯(cuò)系統(tǒng)
空間飛器在太空環(huán)境中面臨的主要問題之一就是輻射。太空中的各種高能粒子(包括高能質(zhì)子、中子、α粒子、得離子等)具有很高的動(dòng)能,通過時(shí)可能會(huì)影響半導(dǎo)體電路的...
采用SOPC技術(shù)和VHDL語言實(shí)現(xiàn)圖像增強(qiáng)處理系統(tǒng)的應(yīng)用方案
圖像增強(qiáng)最早起源于人類的空間探索計(jì)劃。從衛(wèi)星或飛船上獲得的關(guān)于地球和太陽系中行星的圖像因?yàn)槎喾N原因而降質(zhì),這些原因如成像設(shè)備受使用環(huán)境的限制,相機(jī)和對(duì)象...
采用VHDL語言在FPGA上實(shí)現(xiàn)WolfMCU體系結(jié)構(gòu)的設(shè)計(jì)
基于以上討論,可以看出ASIP+FPGA設(shè)計(jì)模式可以從很大程度上解決引言中提到的兩個(gè)難題。為了進(jìn)行更深入的研究,我們對(duì)該設(shè)計(jì)模式進(jìn)行了嘗試,用VHDL硬...
基于FPGA VHDL的ASK調(diào)制與解調(diào)
ASK即“幅移鍵控”又稱為“振幅鍵控”,也有稱為“開關(guān)鍵控”(通斷鍵控)的,所以又記作OOK信號(hào)。ASK是一種相對(duì)簡(jiǎn)單的調(diào)制方式。
一種基于Petri網(wǎng)的并行控制器的VHDL實(shí)現(xiàn)
Petri網(wǎng)是離散事件系統(tǒng)建模的重要工具,本文使用硬件描述語言VHDL實(shí)現(xiàn)了基于Petri網(wǎng)的并行控制器。文中通過一個(gè)液位控制系統(tǒng)實(shí)例具體介紹了這一方法...
Verilog與VHDL的比較 Verilog HDL編程技巧
Verilog 與 VHDL 比較 1. 語法和風(fēng)格 Verilog :Verilog 的語法更接近于 C 語言,對(duì)于有 C 語言背景的工程師來說,學(xué)習(xí)...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |