正電子發射斷層成像（PET）是核醫學領域一項先進的臨床造影檢查技術，它通過向人體內注入放射性示蹤劑，基于生物體的新陳代謝，從細胞和分子水平提供人體功能性病變信息，作為高性能的無創檢測手段，以其靈敏度高、特異性好、全身顯像、安全性高的優點，在疾病（特別是腫瘤、心臟、神經系統等）的診斷、治療、療效評價、基礎醫學研究等方面發揮著重要作用。近些年來，基于飛行時間技術的TOF-PET更是成為了研究的熱點，與傳統的PET相比，TOF技術的引用能夠顯著提高輸出圖像的信噪比和對疾病的診斷精度。

從PET系統整體發展歷程來看，外形變化微小，但其核心技術包括晶體、光電倍增管、前端電子系統、校正技術、重建算法等均發生了革命性的飛躍。技術與方法的突破旨在不斷提高的空間/時間分辨率、靈敏度及輸出圖像的質量。前端電子系統是連接探測器與圖像輸出的橋梁，其設計直接影響著系統的整體探測性能。本文從前端電子系統采集的角度出發，以優化現有系統的時間分辨性能與能量分辨性能為目的，分析系統對TOF時間分辨性能降級的因素，并對其進行優化與測試。

1PET采集系統

PET系統的時間/空間分辨能力、靈敏度等主要是由PET成像系統的探測器模組及其前端電子系統決定。其中PET系統中數據采集和處理部分的主要功能是將光電倍增管探測到的光信號轉換為電信號，然后由兩大鏈路分別進行處理，一是時間鏈路，與符合時間窗相互結合用于確定光子發生湮滅點的位置；另一個是能量鏈路，用來確定被光子擊中晶體的位置，即響應線LOR的具體位置，兩者結合實現對湮滅事件點的空間定位，系統流程圖如圖1所示。

圖1TOF-PET系統電子端流程圖

通過分析可知，PET系統對前端電子系統設計的具體要求為：

1）同步時鐘的一致性及穩定性；

2）能量鏈路的PileUp堆積處理及快速采集；

3）時間鏈路上升沿的陡峭性及鑒相器的定時準確性；

4）時間數字轉換TDC模塊的測量精度；

其中系統全局時鐘的同步、能量鏈路的快速采集及時間鏈路的測量一直是研究的熱點與難點。

2全局時鐘

在基于TOF技術的PET系統中，為了能夠精準地獲得各個光子到達探測器的時間，從而要求對多個探測模塊的數據能夠有一個統一的時間基準，全局時鐘信號的穩定性與精度直接影響PET系統的檢測質量。在全局時鐘的設計中，一般采用一個時鐘扇出源對多個時鐘節點的電路板進行時鐘信號發送，時鐘節點以接收到的時鐘作為本地時鐘，但是當該時鐘信號噪聲較大時，時鐘抖動產生的頻率與相位誤差無法滿足系統時鐘的設計需求，為了解決這一問題，本文采用抖動濾除器件對輸入時鐘信號的抖動進行噪聲濾除，實現與時鐘頻率同步且低抖動信號的輸出。

系統采用星形拓撲結構，利用同軸電纜互聯，如圖2所示，以Block0作為時鐘參考節點，對每個模塊進行時鐘扇出，通過J01~J03輸出時鐘信號和同步信號，J01對應兩個信號模式，其余模塊通過J04clock接口接收全局時鐘信號和同步信號。LMK04906具有3個輸入口，通過各個模塊J05和時鐘參考節點block0進行數據通信。

圖2低抖動時鐘同步方案

設計中每個模塊均采用時鐘抖動消除芯片LMK04906進行時鐘去抖，其中，LMK04906的第一級鎖相環實現抖動濾除功能，實現輸出時鐘具有低抖動的近端噪聲，第二級鎖相環利用內部集成的高性能LC振蕩器實現時鐘倍頻，實現超低抖動的遠端噪聲，從而保證系統在整個頻段范圍內都具有極其優秀的噪聲性能。

3能量采集

3.1多路ADC同步

TOF-PET系統是一個多通道并行處理的復雜電子系統，需要對數百個通道同時進行采集與處理，傳統PET系統中多路模數轉換器（ADC）輸出的大量并行信號過多的占用了FPGA處理器的IO資源，隨著能量通道數目的增加，所要求的FPGA性能越來越高，最終會導致設計成本高且系統難以實施；除此之外，多通道之間的同步性也會受到PCB布局布線及面積的限制。為了解決多路ADC過多占用FPGAIO資源的問題，設計采用具備JESD204B接口的ADC，將時鐘嵌入比特流，利用時鐘恢復技術完成多片ADC的同步。

基于JESD204B的串行ADC采集方案如圖3所示，ADC上電后，FPGA通過微控制器向控制臺計算機獲取ADC和時鐘生成器的配置信息，并通過SPI或I2C總線對時鐘生成器進行配置，判斷其工作是否穩定。待其穩定輸出后，通過SPI/I2C配置ADC，判斷ADC時鐘是否鎖定，JESD204B接口是否就緒，在以上基礎上，開始初始化高速串行轉換器的IP核，初始化完成后，置低SYNC信號，系統開始通信。

圖3JESD204B串行ADC采集方案

在通信過程中，JESD204B發送器向接收器發送K字符碼流，接收器使用時鐘數據恢復技術在數據流中對K字符進行檢測和定位，然后向時鐘生成器輸出SYSREF請求信號，以便建立本地多幀時鐘。與此同時，SYSREF信號對齊ADC采樣時鐘，保證所有的采樣同時刻進行。在對齊階段，發送器向接收器發送四幀，接收器對比其中一幀的鏈路配置參數，匹配成功則進入接收階段，否則重新置位SYNC信號，重新建立通信。接收器將接收的串行PET能量數據解碼、分流轉換成并行數據，以供后續處理。

3.2PileUp處理

在高劑量放射源激發條件下，大量高能粒子在短時間內到達探測器，產生信號的堆積，導致信號的脈沖能量被錯誤的識別，影響空間定位的精度。針對這一問題，本文首先對ADC采樣信號進行求導，確定出上升沿的位置，判斷兩個相鄰上升沿之間的時間間隔是否小于設定閾值，若小于閾值，則對其進行PileUp處理，重建流程如圖4所示。

圖4能量采集鏈路流程圖

在PileUp事件的處理中，無PileUp堆積的單個光子信號按照指數模式進行擬合，如下：

y=Ae-Bx

y為信號采集幅值，x為采樣時刻，B為衰減時間常數。如果兩個相鄰光子被擊中的時間間隔小于系統死時間則對前一個事件進行指數擬合，完成其能量的提取。

經過以上處理之后，將采集得到的能量信號通過數字化積分的方式計算出其能量，并利用PET系統重心法得出被伽馬光子擊中的晶體位置，完成對LOR響應線的空間定位。

4時間提取

定時與時間提取電路是PET系統前端電子電路檢測的基本單元。設計先將探測器的輸出信號轉換為兩路差分信號，利用恒比定時器CFD對差分信號進行恒比處理，得到恒比后的兩路差分信號，通過FPGA自身的一對差分I/O接口進行處理，最后利用FPGA-TDC完成時間信息的提取，其電路原理圖如圖5所示。

圖5CFD定時甄別電路圖

由于將探測器的輸出信號轉換為差分信號，則在后續恒比中不必使用過零比較器，并且信號過零點的時間不因輸入信號的不同而受到影響，克服探測器輸出信號幅度游動帶來的定時誤差，實現前端電子電路的定時性能和電路規模的平衡。

圖6FPGATDC工作流程圖

相比于專用的ASICTDC芯片，基于FPGA內部專用延遲線結構的TDC技術以其易于集成、可重復利用，低成本、靈活易調試的優點逐步用于基于TOF技術的時間測量系統中，其結構如圖6所示。經過CFD定時觸發的光子信號到達FPGA管腳后，進入延遲鏈內，通過時鐘完成粗計數時間的測量，通過編碼完成細計數時間測測量，最終輸出光子的到達時間，以供后續符合處理。

5結果與測試

5.1時鐘抖動

圖7全局時鐘性能測試

全局時鐘性能測試如圖7所示，兩塊電路板使用同一個時鐘源扇出，由同軸電纜進行連接，利用示波器對其終端進行測試，時間間隔誤差采用示波器的專用測試分析軟件，其測試結果如表1所示。其中周期性抖動（PJ）是對時鐘周期的變化進行的統計，為短期抖動行為；時間間隔誤差（TIE）是信號在電平變換時，其邊沿與理想時間位置的偏移，為長期抖動行為；相位輸出延時（skew）為兩個時鐘上升沿的延時值。

測試結果表明基于LMK04906去抖芯片的全局時鐘同步設計精度高、可靠性好，可以滿足TOF-PET系統的需求。

表1全局時鐘性能測試結果

5.2能量鏈路

能量鏈路的測試通過現有系統集成的晶體、光導及PMT探測器前端進行驗證，并對基于JESD204B標準的高速ADC采集信號進行處理，得到的晶體位置圖及相應的系統能譜圖如圖8所示，結果表明在能量鏈路空間定位過程中，晶體位置可以被清晰的分辨，且測得的能量分辨率值低于12%，滿足整個系統的設計要求。

圖8晶體位置圖與系統能譜圖

5.3時間鏈路

在時間鏈路的驗證上，實驗通過信號發生器產生兩路具有固定相位差的信號，經過CFD鑒別分別進入FPGA-TDC中，得到FPGA-TDC的碼密度圖，如圖9所示。

圖9FPGA-TDC碼密度測試

通過建立延遲鏈與測試時間之間的關系，完成對光子到達時間的測試，得到統計結果的直方圖，如圖10所示，并用直方圖高斯擬合的半高寬來表征伽馬光子成像時系統的時間分辨率。從測試結果可以看出前端電子系統擬合的FWHM為100.5ps，滿足TOF技術的設計要求。

圖10基于FPGA-TDC的TOF分辨測試