高速電路中電感過孔方式分析

　　一、過孔的寄生電容和電感

　　過孔本身存在著寄生的雜散電容，如果已知過孔在鋪地層上的阻焊區(qū)直徑為D2，過孔焊盤的直徑為D1，PCB板的厚度為T，板基材介電常數(shù)為ε，則過孔的寄生電容大小近似于：

　　C=1.41εTD1/（D2-D1）

　　過孔的寄生電容會給電路造成的主要影響是延長了信號的上升時(shí)間，降低了電路的速度。舉例來說，對于一塊厚度為50Mil的PCB板，如果使用的過孔焊盤直徑為20Mil（鉆孔直徑為10Mils），阻焊區(qū)直徑為40Mil，則我們可以通過上面的公式近似算出過孔的寄生電容大致是：

　　C=1.41x4.4x0.050x0.020/（0.040-0.020）=0.31pF

　　這部分電容引起的上升時(shí)間變化量大致為：

　　T10-90=2.2C（Z0/2）=2.2x0.31x（50/2）=17.05ps

　　從這些數(shù)值可以看出，盡管單個過孔的寄生電容引起的上升延變緩的效用不是很明顯，但是如果走線中多次使用過孔進(jìn)行層間的切換，就會用到多個過孔，設(shè)計(jì)時(shí)就要慎重考慮。實(shí)際設(shè)計(jì)中可以通過增大過孔和鋪銅區(qū)的距離（Anti-pad）或者減小焊盤的直徑來減小寄生電容。

　　過孔存在寄生電容的同時(shí)也存在著寄生電感，在高速數(shù)字電路的設(shè)計(jì)中，過孔的寄生電感帶來的危害往往大于寄生電容的影響。它的寄生串聯(lián)電感會削弱旁路電容的貢獻(xiàn)，減弱整個電源系統(tǒng)的濾波效用。我們可以用下面的經(jīng)驗(yàn)公式來簡單地計(jì)算一個過孔近似的寄生電感：

　　L=5.08h［ln（4h/d）+1］

　　其中L指過孔的電感，h是過孔的長度，d是中心鉆孔的直徑。從式中可以看出，過孔的直徑對電感的影響較小，而對電感影響最大的是過孔的長度。仍然采用上面的例子，可以計(jì)算出過孔的電感為：

　　L=5.08x0.050［ln（4x0.050/0.010）+1］=1.015nH

　　如果信號的上升時(shí)間是1ns，那么其等效阻抗大小為：XL=πL/T10-90=3.19Ω。這樣的阻抗在有高頻電流的通過已經(jīng)不能夠被忽略，特別要注意，旁路電容在連接電源層和地層的時(shí)候需要通過兩個過孔，這樣過孔的寄生電感就會成倍增加。

　　二、如何使用過孔

　　通過上面對過孔寄生特性的分析，我們可以看到，在高速PCB設(shè)計(jì)中，看似簡單的過孔往往也會給電路的設(shè)計(jì)帶來很大的負(fù)面效應(yīng)。為了減小過孔的寄生效應(yīng)帶來的不利影響，在設(shè)計(jì)中可以盡量做到：

　　1．從成本和信號質(zhì)量兩方面考慮，選擇合理尺寸的過孔大小。必要時(shí)可以考慮使用不同尺寸的過孔，比如對于電源或地線的過孔，可以考慮使用較大尺寸，以減小阻抗，而對于信號走線，則可以使用較小的過孔。當(dāng)然隨著過孔尺寸減小，相應(yīng)的成本也會增加。

　　2．上面討論的兩個公式可以得出，使用較薄的PCB板有利于減小過孔的兩種寄生參數(shù)。

　　3．PCB板上的信號走線盡量不換層，也就是說盡量不要使用不必要的過孔。

　　4．電源和地的管腳要就近打過孔，過孔和管腳之間的引線越短越好。可以考慮并聯(lián)打多個過孔，以減少等效電感。

　　5．在信號換層的過孔附近放置一些接地的過孔，以便為信號提供最近的回路。甚至可以在PCB板上放置一些多余的接地過孔。

　　6．對于密度較高的高速PCB板，可以考慮使用微型過孔。

　　逆變電路電感取值要素考量

　　在全橋的逆變器當(dāng)中，濾波電感是非常重要的一種元件，電感值的確定將直接影響到電路的工作性能。本篇文章將為大家介紹一種逆變器當(dāng)中濾波電感的計(jì)算方法以及所用材料。

　　想要確定逆變器當(dāng)中的濾波電感值，我們首先需要確定電感的LC值，而后在此基礎(chǔ)上來進(jìn)行設(shè)計(jì)。

　　一般來說，逆變?yōu)V波電感使用Iron Powder材料，或High Flux、Dura Flux材料，F(xiàn)errite也可以。一般應(yīng)保證其鐵損與銅損有一個比例，如0.2~0.4，之所以不用0.5（此時(shí)效率最高），是因?yàn)樯岬膯栴}。

　　對于上圖所示的半橋逆變電路，由于其輸出為正弦波，按照電路原理，其在輸出過零點(diǎn)時(shí)，SPWM波的占空比最高（0.5，不計(jì)死區(qū)時(shí)間），此時(shí)電感上的dB最高，ripple電流也最大，為：

　　Ippmax=Vi/（4fL）（1）

　　f為SPWM波頻率，L為濾波電感量。

　　相應(yīng)的B值為：

　　Bpkmax=10e8*Vi/（8fAN） （2）

　　A為磁芯截面，N為匝數(shù)，單位為厘米克秒制，磁密單位為Gauss。將（1）式代入（2），可得：

　　Bpkmax=10e8IppL/（2AN）（3）

　　當(dāng)輸出電壓瞬時(shí)值不為零時(shí)，可經(jīng)由Bus電壓減輸出電壓而得出L上的電壓，再按照占空比的頻率可得每一個SPWM周期的Bpk，其與輸出電壓的關(guān)系如下：

　　Vo/Vi在圖中最高比例為0.5，這只對輸出峰值等于Bus電壓的情況。在實(shí)際使用中，如果需要更高的輸出精度，Bus還會降低，比值相應(yīng)變小。同時(shí)也可以看出，輸出電壓越高，磁密變化越低。上圖可以幫助我們理想磁芯內(nèi)的磁密變化，卻并不利于直接計(jì)算損耗。

　　下圖給出了在不同輸出電壓峰值的情況下，平均損耗與最大損耗在不同材料下的比值。當(dāng)然，損耗最大發(fā)生在輸出為零的情況。

　　在實(shí)際設(shè)計(jì)時(shí)，只需知道輸出電壓峰值及Bus電壓大小。按式（2）或（3）再經(jīng)由Steinmetz公式Pmax=k*Bpkmax*n*f*m就可知Pmax，從而可知Pave，也就是您所設(shè)計(jì)電感的鐵損。

　　至于銅損，相信再簡單不過了，按輸出電流有效值乘L的DC電阻就可以了。ripple就不必考慮了，太麻煩。如果頻率夠高，有渦流的話，再乘一個系數(shù)。倒是溫度系數(shù)不得不考慮。