關(guān)于集成電路測(cè)試

　　檢測(cè)之前要做的工作就是要充分了解集成電路的工作原理。要熟悉它的內(nèi)部電路，主要參數(shù)指標(biāo)，各個(gè)引出線的作用及其正常電壓。第一部工作做的好，后面的檢查就會(huì)順利很多。 集成電路很敏感，所以測(cè)試的時(shí)候要注意不要引起引腳之間的短路，任何一瞬間的短路都能被捕捉到，從而造成集成電路燒壞。另外，如果沒有隔離變壓器時(shí)，是嚴(yán)禁用已經(jīng)接地的測(cè)試設(shè)備去碰觸底盤帶電的設(shè)備，因?yàn)檫@樣容易造成電源短路，從而波及廣泛，造成故障擴(kuò)大化。焊接時(shí)，要保證電烙鐵不帶電，焊接時(shí)間要短，不堆焊，這樣是為了防止焊錫粘連，從而造成短路。但是也要確定焊牢，不允許出現(xiàn)虛焊的現(xiàn)象。在有些情況下，發(fā)現(xiàn)多處電壓發(fā)生變化，此時(shí)不要輕易下結(jié)論就是集成電路已經(jīng)壞掉了。要知道某些故障也能導(dǎo)致各個(gè)引腳電壓測(cè)試下來與正常值一樣，這時(shí)候也不要輕易認(rèn)為集成電路就是好的。 集成電路的工作環(huán)境要求有良好的散熱性，不帶散熱器并且大功率工作的情況只能加速集成電路的報(bào)廢。集成電路其實(shí)很靈活，當(dāng)其內(nèi)部有部分損壞時(shí)，可以加接外圍小型元器件來代替這已經(jīng)損壞的部分，加接時(shí)要注意接線的合理性，以防造成寄生耦合。

　　集成電路的檢測(cè)（IC test）：

　　分為wafer test（晶圓檢測(cè)）、chip test（芯片檢測(cè)）和package test（封裝檢測(cè)）。

　　wafer test是在晶圓從晶圓廠生產(chǎn)出來后，切割減薄之前的檢測(cè)。其設(shè)備通常是測(cè)試廠商自行開發(fā)制造或定制的，一般是將晶圓放在測(cè)試平臺(tái)上，用探針探到芯片中事先確定的檢測(cè)點(diǎn)，探針上可以通過直流電流和交流信號(hào)，可以對(duì)其進(jìn)行各種電氣參數(shù)檢測(cè)。

　　對(duì)于光學(xué)IC，還需要對(duì)其進(jìn)行給定光照條件下的電氣性能檢測(cè)。

　　wefer test主要設(shè)備：探針平臺(tái)。

　　wefer test輔助設(shè)備：無塵室及其全套設(shè)備。

　　wefer test是效率最高的測(cè)試，因?yàn)橐粋€(gè)晶圓上常常有幾百個(gè)到幾千個(gè)甚至上萬個(gè)芯片，而這所有芯片可以在測(cè)試平臺(tái)上一次性檢測(cè)。

　　chip test是在晶圓經(jīng)過切割、減薄工序，成為一片片獨(dú)立的chip之后的檢測(cè)。其設(shè)備通常是測(cè)試廠商自行開發(fā)制造或定制的，一般是將晶圓放在測(cè)試平臺(tái)上，用探針探到芯片中事先確定的檢測(cè)點(diǎn)，探針上可以通過直流電流和交流信號(hào)，可以對(duì)其進(jìn)行各種電氣參數(shù)檢測(cè)。chip test和wafer test設(shè)備最主要的區(qū)別是因?yàn)楸粶y(cè)目標(biāo)形狀大小不同因而夾具不同。

　　對(duì)于光學(xué)IC，還需要對(duì)其進(jìn)行給定光照條件下的電氣性能檢測(cè)。

　　chip test主要設(shè)備：探針平臺(tái)（包括夾持不同規(guī)格chip的夾具）

　　chip test輔助設(shè)備：無塵室及其全套設(shè)備。

　　chip test能檢測(cè)的范圍和wafer test是差不多的，由于已經(jīng)經(jīng)過了切割、減薄工序，還可以將切割、減薄工序中損壞的不良品挑出來。但chip test效率比wafer test要低不少。

　　package test是在芯片封裝成成品之后進(jìn)行的檢測(cè)。由于芯片已經(jīng)封裝，所以不再需要無塵室環(huán)境，測(cè)試要求的條件大大降低。

　　一般package test的設(shè)備也是各個(gè)廠商自己開發(fā)或定制的，通常包含測(cè)試各種電子或光學(xué)參數(shù)的傳感器，但通常不使用探針探入芯片內(nèi)部（多數(shù)芯片封裝后也無法探入），而是直接從管腳連線進(jìn)行測(cè)試。

　　由于package test無法使用探針測(cè)試芯片內(nèi)部，因此其測(cè)試范圍受到限制，有很多指標(biāo)無法在這一環(huán)節(jié)進(jìn)行測(cè)試。但package test是最終產(chǎn)品的檢測(cè)，因此其檢測(cè)合格即為最終合格產(chǎn)品。

　　IC的測(cè)試是一個(gè)相當(dāng)復(fù)雜的系統(tǒng)工程，無法簡單地告訴你怎樣判定是合格還是不合格。

　　一般說來，是根據(jù)設(shè)計(jì)要求進(jìn)行測(cè)試，不符合設(shè)計(jì)要求的就是不合格。而設(shè)計(jì)要求，因產(chǎn)品不同而各不相同，有的IC需要檢測(cè)大量的參數(shù)，有的則只需要檢測(cè)很少的參數(shù)。

　　事實(shí)上，一個(gè)具體的IC，并不一定要經(jīng)歷上面提到的全部測(cè)試，而經(jīng)歷多道測(cè)試工序的IC，具體在哪個(gè)工序測(cè)試哪些參數(shù)，也是有很多種變化的，這是一個(gè)復(fù)雜的系統(tǒng)工程。

　　例如對(duì)于芯片面積大、良率高、封裝成本低的芯片，通?？梢圆贿M(jìn)行wafer test，而芯片面積小、良率低、封裝成本高的芯片，最好將很多測(cè)試放在wafer test環(huán)節(jié)，及早發(fā)現(xiàn)不良品，避免不良品混入封裝環(huán)節(jié)，無謂地增加封裝成本。

　　IC檢測(cè)的設(shè)備，由于IC的生產(chǎn)量通常非常巨大，因此向萬用表、示波器一類手工測(cè)試一起一定是不能勝任的，目前的測(cè)試設(shè)備通常都是全自動(dòng)化、多功能組合測(cè)量裝置，并由程序控制，你基本上可以認(rèn)為這些測(cè)試設(shè)備就是一臺(tái)測(cè)量專用工業(yè)機(jī)器人。

　　IC的測(cè)試是IC生產(chǎn)流程中一個(gè)非常重要的環(huán)節(jié)，在目前大多數(shù)的IC中，測(cè)試環(huán)節(jié)所占成本常常要占到總成本的1/4到一半。

　　集成電路芯片測(cè)試流程是將封裝后的芯片置于各種環(huán)境下測(cè)試其電氣特性，如消耗功率、運(yùn)行速度、耐壓度等。經(jīng)測(cè)試后的芯片，依其電氣特性劃分為不同等級(jí)。而特殊測(cè)試則是根據(jù)客戶特殊需求的技術(shù)參數(shù)，從相近參數(shù)規(guī)格、品種中拿出部分芯片，做有針對(duì)性的專門測(cè)試，看是否能滿足客戶的特殊需求，以決定是否須為客戶設(shè)計(jì)專用芯片。經(jīng)一般測(cè)試合格的產(chǎn)品貼上規(guī)格、型號(hào)及出廠日期等標(biāo)識(shí)的標(biāo)簽并加以包裝后即可出廠。而未通過測(cè)試的芯片則視其達(dá)到的參數(shù)情況定作降級(jí)品或廢品。以下是集成電路芯片測(cè)試流程解析：

　　在必備原材料的采集工作完畢之后，這些原材料中的一部分需要進(jìn)行一些預(yù)處理工作。作為最主要的原料，硅的處理工作至關(guān)重要。首先，硅原料要進(jìn)行化學(xué)提純，這一步驟使其達(dá)到可供半導(dǎo)體工業(yè)使用的原料級(jí)別。為了使這些硅原料能夠滿足集成電路制造的加工需要，還必須將其整形，這一步是通過溶化硅原料，然后將液態(tài)硅注入大型高溫石英容器來完成的。

　　而后，將原料進(jìn)行高溫溶化為了達(dá)到高性能處理器的要求，整塊硅原料必須高度純凈，及單晶硅。然后從高溫容器中采用旋轉(zhuǎn)拉伸的方式將硅原料取出，此時(shí)一個(gè)圓柱體的硅錠就產(chǎn)生了。從目前所使用的工藝來看，硅錠圓形橫截面的直徑為200毫米。在保留硅錠的各種特性不變的情況下增加橫截面的面積是具有相當(dāng)?shù)碾y度的，不過只要企業(yè)肯投入大批資金來研究，還是可以實(shí)現(xiàn)的。intel為研制和生產(chǎn)300毫米硅錠建立的工廠耗費(fèi)了大約35億美元，新技術(shù)的成功使得intel可以制造復(fù)雜程度更高，功能更強(qiáng)大的集成電路芯片，200毫米硅錠的工廠也耗費(fèi)了15億美元。下面就從硅錠的切片開始介紹芯片的制造過程。