CPU?和?DRAM?是服務(wù)器的兩大核心部件，內(nèi)存接口芯片集成于?DRAM?模組中，是服務(wù)器內(nèi)存模組的核心邏輯器件，其主要作用是提升內(nèi)存數(shù)據(jù)訪問(wèn)的速度及穩(wěn)定性，滿足服務(wù)器?CPU?對(duì)內(nèi)存模組日益增長(zhǎng)的高性能及大容量需求。由于?CPU?比內(nèi)存處理數(shù)據(jù)速度快，因此需添加接口芯片以滿足?CPU?對(duì)運(yùn)行速度、信號(hào)完整性和穩(wěn)定性方面要求。

由于內(nèi)存接口芯片的大規(guī)模商用要經(jīng)過(guò)下游廠商的多重認(rèn)證，還要攻克低功耗內(nèi)存接口芯片的核心技術(shù)難關(guān)，從?DDR4?世代開(kāi)始，全球內(nèi)存接口芯片廠商僅剩?Rambus、瀾起科技和瑞薩（原?IDT）三家廠商。

DRAM?由于其結(jié)構(gòu)簡(jiǎn)單，設(shè)計(jì)體積小，在服務(wù)器的內(nèi)存中占主導(dǎo)地位，并得到了長(zhǎng)足的發(fā)展，從?DRAM?逐漸演進(jìn)到?SDRAM?再到?DDR SDRAM?系列。SDRAM為同步的動(dòng)態(tài)隨機(jī)處理器，同步指的是存儲(chǔ)器的工作參考時(shí)鐘，SDRAM?只能在信號(hào)的上升沿進(jìn)行數(shù)據(jù)傳輸，其內(nèi)核工作頻率、時(shí)鐘頻率和數(shù)據(jù)傳輸速率三者相同，最高速率可達(dá)?200MHz。DDR SDRAM（Double Data Rate Synchronous DRAM）雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器，可以在信號(hào)的上升沿和下降沿都進(jìn)行數(shù)據(jù)傳輸，所以?DDR?內(nèi)存在每個(gè)時(shí)鐘周期都可以完成兩倍于?SDRAM?的數(shù)據(jù)傳輸量。隨著人工智能大熱，各云服務(wù)內(nèi)存數(shù)據(jù)的傳輸速率越來(lái)越跟不上?CPU?算力的發(fā)展。為了提高內(nèi)存數(shù)據(jù)傳輸速率、減小功耗，DDR SDRAM?也逐代演變出了?DDR1-DDR5?系列。

全年來(lái)看，新一代服務(wù)器?CPU?的推出有望刺激服務(wù)器換機(jī)需求。CPU?作為服務(wù)器進(jìn)行運(yùn)算處理的核心“大腦”，是影響服務(wù)器性能的最重要硬件之一。Intel?和?AMD?作為服務(wù)器市場(chǎng)兩大巨頭接連在今年推出支持DDR5?的最先進(jìn)服務(wù)器，Intel?最新推出的第四代至強(qiáng)（XEON）處理器?8490H?和?AMD推出的第四代霄龍（EYPC）處理器分別支持?8?通道?DDR5?和?12?通道?DDR5。

通常每一代?DDR?在上量后第一年末滲透率可達(dá)到?20-30%左右，第二年末滲透率可達(dá)到?50-70%左右，第三年末基本上就完成了市場(chǎng)絕大部分的滲透。雖然?2022?年?DDR5的滲透率不及預(yù)期，但是預(yù)計(jì)?2023?年后將進(jìn)入快速放量期，預(yù)計(jì)?2023?年?DDR5?在服務(wù)器部署方面的比例將不足?20%，到?2025?年將達(dá)到?70%左右。

內(nèi)存接口芯片按功能可分為兩類，一是寄存緩沖器（RCD），用來(lái)緩沖來(lái)自內(nèi)存控制器的地址/命令/控制信號(hào)；二是數(shù)據(jù)緩沖器（DB），用來(lái)緩沖來(lái)自內(nèi)存控制器或內(nèi)存顆粒的數(shù)據(jù)信號(hào)。僅采用?RCD?芯片對(duì)地址/命令/控制信號(hào)進(jìn)行緩沖的內(nèi)存模組通常稱為RDIMM，而采用了?RCD?和?DB?套片對(duì)地址/命令/控制信號(hào)及數(shù)據(jù)信號(hào)進(jìn)行緩沖的內(nèi)存模組稱為?LRDIMM。

1）服務(wù)器需求回升，單臺(tái)服務(wù)器?CPU?配置提高。根據(jù)?IDC?數(shù)據(jù)，全球服務(wù)器市場(chǎng)在經(jīng)歷了?2019-2021?年的持續(xù)低迷期后迎來(lái)反彈，2022?年全球服務(wù)器出貨量達(dá)到?1380萬(wàn)臺(tái)。服務(wù)器可分為?AI?服務(wù)器和通用服務(wù)器，其中?AI?服務(wù)器起步較晚，但是增速驚人，2022?年?AI?服務(wù)器出貨量約為總體的?1%，預(yù)計(jì)?2023-2025?年可以實(shí)現(xiàn)?60%左右的?CAGR；通用服務(wù)器預(yù)計(jì)后續(xù)實(shí)現(xiàn)平穩(wěn)增長(zhǎng)，CAGR?預(yù)期為?7%左右。

同時(shí)，大模型的出現(xiàn)導(dǎo)致對(duì)服務(wù)器的算力要求大幅提升，單個(gè)服務(wù)器?CPU?數(shù)量也因此增長(zhǎng)。今年最新發(fā)布的聯(lián)想?ThinkSystemSR850?和浪潮服務(wù)器?NF8480M5?已經(jīng)實(shí)現(xiàn)標(biāo)配?4?顆?CPU，最大配置?8?顆?CPU，而中科曙光的服務(wù)器標(biāo)配和最大配置?CPU?數(shù)量均達(dá)到?8?顆，相比?2016?年聯(lián)想服務(wù)器標(biāo)配和最高配置?CPU?數(shù)量?jī)H?1?顆已有明顯提升。

2）內(nèi)存接口芯片進(jìn)入替換周期，DDR5?升級(jí)帶來(lái)?DB?芯片及內(nèi)存模組配套芯片增量需求。內(nèi)存接口芯片最主要的下游應(yīng)用是服務(wù)器，自從?2020?年?JEDEC?提出?DDR5?規(guī)范標(biāo)準(zhǔn)以后，各大服務(wù)器廠商開(kāi)始計(jì)劃推出兼容?DDR5?的新平臺(tái)。在?DDR4?世代，LRDIMM?內(nèi)則通常配置?1?顆?RCD+9?顆?DB；根據(jù)?DDR5?標(biāo)準(zhǔn)，LRDIMM?內(nèi)將配置?1?顆RCD?和?10?顆?DB，此外需要配套一個(gè)串行檢測(cè)芯片（SPD）、一個(gè)電源管理芯片(PMIC)，以及?1-3?個(gè)溫度傳感器(TS)。DDR5?內(nèi)存模組首次采用電源管理芯片（PMIC）以提升電源管理效能。DDR5?的滲透率不斷提升帶來(lái)了?DB?芯片和內(nèi)存模組配套芯片新的增量需求。

3）DDR5?子代迭代速度加快，內(nèi)存接口芯片均價(jià)有望維持穩(wěn)定。在某一代具體產(chǎn)品周期中，銷售單價(jià)逐年降低，但新的子代產(chǎn)品在推出時(shí)的單價(jià)通常高于上一子代產(chǎn)品。瀾起科技?DDR4?世代每個(gè)子代的迭代周期約?18?個(gè)月左右，而?DDR5?世代子代迭代周期縮短，有利于保持穩(wěn)定的?ASP?水平。

高帶寬存儲(chǔ)器（High Bandwidth Memory，HBM）是?AMD?和?SK?海力士發(fā)起的一種基于?3D?堆棧工藝的高性能?DRAM，適用于高存儲(chǔ)器帶寬需求的應(yīng)用場(chǎng)合，如圖形處理器、網(wǎng)絡(luò)交換及轉(zhuǎn)發(fā)設(shè)備（如路由器、交換器）等。

目前在?HBM2E?規(guī)范下，當(dāng)傳輸速率上升到每管腳?3.6Gbps?時(shí)，HBM2E可以實(shí)現(xiàn)每堆棧?461GB/s?的內(nèi)存帶寬。此外，HBM2E?支持?12?個(gè)?DRAM?的堆棧，內(nèi)存容量高達(dá)每堆棧?24GB。

這種新型的?CPU/GPU?內(nèi)存芯片是垂直堆疊而成，再由“中介層（Interposer）”連接至?CPU/GPU，這種設(shè)計(jì)使信息交換時(shí)間大幅縮短，只需將?HBM?堆棧插入中介層并放置于?CPU/GPU?旁邊，再將其連接至電路板即可。HBM?所具備的功能特性與芯片集成的DRAM?幾乎無(wú)異，且垂直堆疊的特殊設(shè)計(jì)使?HBM?具有功耗、性能、尺寸等多方面優(yōu)勢(shì)。

CXL?具有的高兼容性和內(nèi)存一致性使其迅速取代傳統(tǒng)數(shù)據(jù)中心環(huán)境中的?PCIe，成為行業(yè)內(nèi)最領(lǐng)先的互聯(lián)標(biāo)準(zhǔn)。在兼容性方面，CXL?標(biāo)準(zhǔn)在接口規(guī)格上可兼容?PCIe5.0，能夠被現(xiàn)有支持?PCIe?端口的處理器（絕大部分的通用?CPU、GPU?和?FPGA）所接納，且能夠解決?PCIe?在內(nèi)存使用效率、延遲和數(shù)據(jù)吞吐量上的缺陷，因此英特爾將?CXL?視為在?PCIe?物理層之上運(yùn)行的一種可選協(xié)議，在?PCIe 6.0?標(biāo)準(zhǔn)上大力推進(jìn)?CXL?的采用。

在內(nèi)存一致性方面，CXL?可在?CPU，以及?GPU、FPGA?等之間建立高速且低延遲的互連，維護(hù)?CPU?內(nèi)存空間和連接設(shè)備上的內(nèi)存之間的內(nèi)存一致性，允許?CPU?與?GPU之間繞過(guò)?PCIe?協(xié)議，用?CXL?協(xié)議來(lái)共享、互取對(duì)方的內(nèi)存資源。透過(guò)?CXL?協(xié)議，CPU?與?GPU?之間形同連成單一個(gè)龐大的堆棧內(nèi)存池，CPU Cache?和?GPU HBM2?內(nèi)存猶如放在一起，有效降低兩者之間的延遲，故此能大幅提升數(shù)據(jù)運(yùn)算效率。

在?AMD、ARM、IBM?以及英特爾等主要?CPU?供應(yīng)商的支持下，CXL?已經(jīng)成為領(lǐng)先的行業(yè)標(biāo)準(zhǔn)。CXL?技術(shù)未來(lái)市場(chǎng)潛力較大。根據(jù)美光科技在?2022?年?5?月召開(kāi)的投資人說(shuō)明會(huì)資料，受異構(gòu)計(jì)算快速發(fā)展的驅(qū)動(dòng)，2025?年?CXL?相關(guān)產(chǎn)品的市場(chǎng)規(guī)模可達(dá)到?20?億美元，到?2030?年超過(guò)?200?億美元。

PCIe?總線是當(dāng)前最流行傳輸總線，具有傳輸速度快，兼容性、拓展性強(qiáng)的特點(diǎn)。由于硬件數(shù)據(jù)交互傳輸速度要求日益提升，驅(qū)動(dòng)傳統(tǒng)并行總線向高速串行總線的過(guò)渡，PCIe?相比以往?PCI、AGP、PCI-X?具有更快傳輸速率，得到廣泛認(rèn)可，并且正在不斷迭代升級(jí)，朝著更高傳輸速率方向發(fā)展。從兼容性來(lái)看，以硬盤(pán)為例，PCIe?總線支持?AHCI、NVMe?和?SCSI?協(xié)議，有?SATA Express、M.2、PCIe、U.2?等多種接口，具有兼容性、拓展性強(qiáng)等特點(diǎn)。無(wú)線網(wǎng)卡、有線網(wǎng)卡、聲卡、采集卡、轉(zhuǎn)接卡等設(shè)備均可以直接插入插槽。

伴隨?PCIe?標(biāo)準(zhǔn)升級(jí)，總線傳輸速率幾乎翻倍提升，同時(shí)帶來(lái)嚴(yán)重信號(hào)衰減。主板PCIe?通道分為?x1、x2、x4、x8?和?x16?等多種配置，通道數(shù)量越多意味著帶寬越高，傳輸速度越快。同時(shí)每一代?PCIe?標(biāo)準(zhǔn)升級(jí)，其傳輸速度幾乎翻倍上升，從?PCIe 4.0?到PCIe 5.0，傳輸速度由?16GT/s?提升至?32?或?25GT/s，而整個(gè)鏈路插損預(yù)算從?4.0?時(shí)代的?28dB，增長(zhǎng)到?5.0?時(shí)代的?36dB。信號(hào)衰減將限制超高速數(shù)據(jù)傳輸協(xié)議在下一代計(jì)算平臺(tái)應(yīng)用范圍。 ?

編輯：黃飛

?